Ces travaux de thèses présentent un protocole expérimental d’évaluation de la fiabilité des transistors bipolaire à double hétéro-jonction submicroniques sur substrat InP. Les mécanismes de défaillances observés ont été mis en évidence grâce à ce protocole qui présente trois étapes : activation, détection et localisation des mécanismes de défaillance. Les tests de vieillissement accéléré ont été réalisés sur les TBH de structure hexagonale avec une base en InGaAs ou en GaAsSb ainsi que les structures TLM. Grâce à l’analyse électrique via la modélisation compacte, nous établissons les premières hypothèses sur l’origine physique des mécanismes de dégradation. Pour les transistors avec une base InGaAs, par exemple, les mécanismes de défaillance mis en évidence sont localisés:- A la périphérie d’émetteur entrainant ainsi une augmentation du courant de base pour VBE<0,6 V pour les tests sous contrainte thermique ainsi que sous contraintes thermique et électrique.- A la jonction base-émetteur, provoquant l’augmentation du courant de base et de collecteur respectivement pour VBE>0,6 V et 0.2<VBE<0,8 V.- Au niveau du contact ohmique d’émetteur, entrainant une dégradation des courants pour VBE>0,8 V. Cette diminution du courant est plus visible sur le courant de collecteur.Ces hypothèses ont été validées avec l’analyse physique 2D avec le logiciel TCAD Sentaurus. Des signatures électriques similaires ont été observées dans la bibliographie par de plusieurs auteurs. / This work presents the implementation of an experimental procedure to evaluate the failure mechanisms of submicron Heterojunction Bipolar Transistor on InP substrate. This procedure presents 3 steps: activation, detection and localization of the failure mechanisms. The accelerated aging tests have been used to active the failure mechanisms on hexagonal shape HBTs with InGaAs or GaAsSb base together with TLM. Due to the electrical analysis through the compact modelling, we established the first hypothesis about the origin of the failure mechanisms. For example, on InGaAs HBT, the failure mechanisms observed are located:- At the emitter sidewall. This mechanism leads to the increase of the base current for VBE<0.6 V- At the base-emitter junction leading to the increase of base and collector current for VBE>0,6 V and 0.2<VBE<0,8 V respectively.- And the ohmic contact layer leading to the collector current decrease for VBE>0.8 V.These hypotheses were validated by 2D physical simulation using TCAD Sentaurus. The same electrical signatures of the failure mechanisms are observed in literature.
| Identifer | oai:union.ndltd.org:theses.fr/2011BOR14471 |
| Date | 20 December 2011 |
| Creators | Koné, Gilles Amadou |
| Contributors | Bordeaux 1, Maneux, Cristell, Labat, Nathalie |
| Source Sets | Dépôt national des thèses électroniques françaises |
| Language | French |
| Detected Language | French |
| Type | Electronic Thesis or Dissertation, Text |
Page generated in 0.0027 seconds