Return to search

Proposta e analise de desempenho de um comutador de pacotes com enfileiramentos na entrada e na saida / Proposal and performance analysis of a combined input and output queuing packet switch

Orientador: Shusaburo Motoyama / Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-06T21:11:41Z (GMT). No. of bitstreams: 1
Santos_CarlosRobertodos_D.pdf: 1522457 bytes, checksum: 0ab724ca4cf14d30cac5a6eadc2e5fb7 (MD5)
Previous issue date: 2006 / Resumo: Neste trabalho é proposto um comutador de pacotes baseado em uma estrutura crossbar com m enlaces paralelos internos, denominado comutador CEP (Comutador Crossbar de Enlaces Paralelos), e com facilidade para prover qualidade de serviço (QoS ¿ Quality of Service). O comutador proposto utiliza uma combinação de filas na entrada e na saída. Os pacotes são transferidos dos buffers de entrada para os buffers de saída através de mxN linhas internas. Como as linhas internas e externas operam com a mesma velocidade, não há necessidade de aumentar a velocidade do clock interno, fazendo com que a estrutura proposta seja apropriada para comutadores de alta velocidade. O desempenho do comutador CEP é analisado admitindo pacotes de tamanho fixo (célula ATM) e pacotes de tamanho variável. O tempo médio de atraso dos pacotes e o tamanho médio das filas de entrada e de saída são avaliados por simulação e/ou por modelos analíticos, utilizando teoria de filas / Abstract: A QoS (Quality of Service) provisioned CIOQ (Combined Input Output Queuing) switch using crossbar structure with m parallel lines per output port is proposed in this work. The packets at input buffers are transferred to the output buffers by means of mxN internal lines. Since all internal lines have the same speed as external links, no internal clock speedup is required so that the proposed structure is suited for high-speed switches. Switch models for analysis are proposed for both fixed and variable packet lengths and their performances, in terms of average packet waiting time and average queue size for both input and output buffers, are evaluated by simulation and/or analytically by means of queuing theory. The proposed switch also presents a feature that facilitates the choice of scheduler in order to satisfy the QoS of each class of service / Doutorado / Telecomunicações e Telemática / Doutor em Engenharia Elétrica

Identiferoai:union.ndltd.org:IBICT/oai:repositorio.unicamp.br:REPOSIP/260573
Date27 April 2006
CreatorsSantos, Carlos Roberto dos
ContributorsUNIVERSIDADE ESTADUAL DE CAMPINAS, Motoyama, Shusaburo, 1944-, Garcia, Anilton Salles, Alberti, Antonio, Yamakami, Akeko, Arantes, Dalton Soares, Bonati, Ivanil Sebastião
Publisher[s.n.], Universidade Estadual de Campinas. Faculdade de Engenharia Elétrica e de Computação
Source SetsIBICT Brazilian ETDs
LanguagePortuguese
Detected LanguagePortuguese
Typeinfo:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/doctoralThesis
Format83f. : il., application/pdf
Sourcereponame:Repositório Institucional da Unicamp, instname:Universidade Estadual de Campinas, instacron:UNICAMP
Rightsinfo:eu-repo/semantics/openAccess

Page generated in 0.003 seconds