Submitted by Pedro Barros (pedro.silvabarros@ufpe.br) on 2018-09-24T19:35:29Z
No. of bitstreams: 2
license_rdf: 811 bytes, checksum: e39d27027a6cc9cb039ad269a5db8e34 (MD5)
DISSERTAÇÃO João Paulo Fernandes Barbosa.pdf: 5395058 bytes, checksum: 1228b9047fb332f874f7e71584424654 (MD5) / Approved for entry into archive by Alice Araujo (alice.caraujo@ufpe.br) on 2018-09-25T18:10:50Z (GMT) No. of bitstreams: 2
license_rdf: 811 bytes, checksum: e39d27027a6cc9cb039ad269a5db8e34 (MD5)
DISSERTAÇÃO João Paulo Fernandes Barbosa.pdf: 5395058 bytes, checksum: 1228b9047fb332f874f7e71584424654 (MD5) / Made available in DSpace on 2018-09-25T18:10:50Z (GMT). No. of bitstreams: 2
license_rdf: 811 bytes, checksum: e39d27027a6cc9cb039ad269a5db8e34 (MD5)
DISSERTAÇÃO João Paulo Fernandes Barbosa.pdf: 5395058 bytes, checksum: 1228b9047fb332f874f7e71584424654 (MD5)
Previous issue date: 2016-02-26 / A detecção de objetos e a segmentação de sequências de vídeo são os primeiros passos em algumas aplicações e sistemas de visão computacional. Bons resultados tem sido alcançados com a utilização de General Propose Graphic Processor Unit (GPGPU) e de Field Gate Programmable Array (FPGA) na implementação de aplicações científicas de alto desempenho e esta têm sido uma alternativa à implementação convencional baseada em uma Central Única de Processamento (CPU). Neste contexto, este trabalho apresenta uma arquitetura heterogênea baseada em CPU e FPGA, que explora o máximo de paralelismo, para o processamento da segmentação de frames de vídeo utilizando a análise do espectro de fase de Fourier. O algoritmo de segmentação de vídeos implementado neste trabalho inclui entre suas operações o processamento de uma FFT 3-D, o cálculo do espectro de fase e o cálculo da IFFT 2-D em uma sequência de vídeo. O desempenho da arquitetura baseada em CPU e FPGA é comparado com a mesma implementação do algoritmo que utiliza a biblioteca cuFFT em um sistema baseado em CPU e GPU. A arquitetura desenvolvida em um FPGA Stratix IV (EP4SE530H35C2) é capaz de segmentar objetos em uma sequencia de vídeo a uma taxa de 1.800 frames por segundos. / Object detection and video sequences segmentation are the first step in some applications and computer vision systems. Hardware accelerators such General Propose Graphic Processor Unit (GPGPU) and Field Gate Programmable Array (FPGA) have been used as an alternative to conventional CPU architectures in high-performance scientific applications, and have achieved good speed-up results. Within this context, this work presents a heterogeneous architecture for computing based on CPU and FPGA, which explores the maximum parallelism for processing video segmentation using the video signal Fourier phase spectrum analysis. The video segmentation algorithm includes processing the 3-D FFT, calculating the phase spectrum and the 2-D IFFT operation in a video sequence. The performance of the architecture based on CPU and FPGA is compared with the implementation of the same algorithm with the cuFFT library in a system based on CPU and GPU. The prototyped architecture in a Stratix IV (EP4SE530H35C2) FPGA is able to segment objects in video sequences at 1.800 frames per second.
| Identifer | oai:union.ndltd.org:IBICT/oai:repositorio.ufpe.br:123456789/26925 |
| Date | 26 February 2016 |
| Creators | BARBOSA, João Paulo Fernandes |
| Contributors | http://lattes.cnpq.br/4235825596747458, LIMA, Manoel Eusebio de |
| Publisher | Universidade Federal de Pernambuco, Programa de Pos Graduacao em Ciencia da Computacao, UFPE, Brasil |
| Source Sets | IBICT Brazilian ETDs |
| Language | Portuguese |
| Detected Language | Portuguese |
| Type | info:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/masterThesis |
| Source | reponame:Repositório Institucional da UFPE, instname:Universidade Federal de Pernambuco, instacron:UFPE |
| Rights | Attribution-NonCommercial-NoDerivs 3.0 Brazil, http://creativecommons.org/licenses/by-nc-nd/3.0/br/, info:eu-repo/semantics/openAccess |
Page generated in 0.002 seconds