Ett digitalt vågfilter av Richardstyp har implementerats i en FPGA på ett utvecklingskort. Sampel kan skickas till filtret och mottas från filtret via serieporten på en dator. Metoden som användes är att en modell av filtret konstruerades i Simulink. Filtret har modifierats med avseende på skalning, brus och stabilitet. VHDL-koden till filtret genererades i Simulink genom att bygga modellen av Xilinx Blockset. Ytterligare VHDL-kod konstruerades för att kunna skicka sampel mellan filter och minnet på utvecklingskortet. För kommunikation mellan minnet på utvecklingskortet och dator utnyttjades färdiga lösningar. / Filtrets funktion efter implementeringen var samma som modellens byggd i Simulink. A Richards’ structure wave digital filter has been implemented on an evaluation board in an FPGA. Samples can be sent to the filter and received from the filter using the serial port of a computer. The method used is that a modell of the filter has been created in Simulink. The filter has been modified with respect to scaling, noise and stability. VHDL for the filter has been generated in Simulink by using Xilinx blockset to build the modell. Also, VHDL has been constructed to be able to send samples between the filter and the memory on the evaluationboard. For communication between the memory on the evaluationboard and the computer, existing solutions have been used. The functionality of the filter after implementation was the same as in the modell built in Simulink.
| Identifer | oai:union.ndltd.org:UPSALLA1/oai:DiVA.org:liu-1267 |
| Date | January 2002 |
| Creators | Andersson, Peter |
| Publisher | Linköpings universitet, Institutionen för systemteknik, Institutionen för systemteknik |
| Source Sets | DiVA Archive at Upsalla University |
| Language | Swedish |
| Detected Language | English |
| Type | Student thesis, info:eu-repo/semantics/bachelorThesis, text |
| Format | application/pdf |
| Rights | info:eu-repo/semantics/openAccess |
| Relation | LiTH-ISY-Ex-ET, ; 0238 |
Page generated in 0.0361 seconds