Made available in DSpace on 2014-06-12T16:01:24Z (GMT). No. of bitstreams: 2
arquivo8463_1.pdf: 12319126 bytes, checksum: b5a8c52d8e0b6baad317795923ed8e8d (MD5)
license.txt: 1748 bytes, checksum: 8a4605be74aa9ea9d79846c1fba20a33 (MD5)
Previous issue date: 2010 / Conselho Nacional de Desenvolvimento Científico e Tecnológico / A exploração sísmica é uma técnica exploratória, que tem como objetivos localizar
depósitos de minerais, hidrocarbonetos (ex: petróleo e gás natural), e sítios arqueológicos,
capturando informações geológicas do ambiente que comporta estes elementos. A maioria das
companhias de petróleo apoia‐se na interpretação sísmica para definir os lugares de exploração
dos poços.
Os métodos sísmicos utilizados na exploração sísmica têm como objetivo gerar uma
imagem do terreno que se tem interesse. Esses métodos geralmente requerem sistemas com
alto poder computacional, devido à quantidade massiva de dados e de computações necessária
para a resolução dos mesmos.
A Migração Reversa no Tempo (Reverse Time Migration ‐ RTM) é um método sísmico
que resolve a equação de onda assumindo que seus campos de pressão podem se propagar da
fonte de ondas sísmicas para os hidrofones, estágio denominado de modelagem, e dos
hidrofones para a fonte de ondas sísmicas, o que é definido como migração. O RTM consegue
gerar boas imagens em terrenos bastante complexos, porém seu custo computacional é
bastante elevado. Sua utilização vem aumentando nos últimos anos, devido a grande melhora
no desempenho das CPUs e o surgimento de ambientes de computação paralela, como
clusters, GPU, e FPGA.
Esta dissertação irá explorar a possibilidade de utilização de FPGAs para realizar a
aceleração do problema de modelagem sísmica em 2D, primeiro passo computacional do
método RTM. Para realizar essa exploração foi desenvolvida uma plataforma reconfigurável
baseada em FPGA que utiliza uma plataforma da GiDEL, denominada PROCe‐III. O sistema a ser
apresentado como proposta adota um modelo co‐design, tendo a unidade de software
representada por uma CPU e, um FPGA, representando o componente de hardware, como um
coprocessador
| Identifer | oai:union.ndltd.org:IBICT/oai:repositorio.ufpe.br:123456789/2826 |
| Date | 31 January 2010 |
| Creators | ROCHA, Rodrigo Camarotti Ferreira da |
| Contributors | LIMA, Manoel Eusébio de |
| Publisher | Universidade Federal de Pernambuco |
| Source Sets | IBICT Brazilian ETDs |
| Language | Portuguese |
| Detected Language | Portuguese |
| Type | info:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/masterThesis |
| Source | reponame:Repositório Institucional da UFPE, instname:Universidade Federal de Pernambuco, instacron:UFPE |
| Rights | info:eu-repo/semantics/openAccess |
Page generated in 0.0027 seconds