Die vorliegende Arbeit beschreibt die Optimierung des VHBC-Compilers, die Erweiterung der Eingabedateiformate des Compilers um EDIF-Netzlisten, seine Anpassung an die veränderte Architektur der VHM und die Realisierung dieser Architektur mittels VHDL. Es wird der Aufbau und die Arbeitsweise des VHBC-Compilers erläutert und die neue Architektur der VHM ausführlich beschrieben. Dem geht ein Vergleich mit bestehenden Ansätzen rekonfigurierbarer Hardware und eine Analyse der Schwachpunkte der bestehenden VHM und des VHBC-Compilers voraus. / This work describes the optimization of the VHBC-compiler, its extension to the input format EDIF, its adjustment to the changed architecture of the VHM and the realization of the VHM by means of VHDL.
| Identifer | oai:union.ndltd.org:DRESDEN/oai:qucosa:de:qucosa:16775 |
| Date | 17 November 2017 |
| Creators | Siegmund, Thomas |
| Contributors | Kebschull, Udo, Universität Leipzig |
| Source Sets | Hochschulschriftenserver (HSSS) der SLUB Dresden |
| Language | German |
| Detected Language | German |
| Type | info:eu-repo/semantics/acceptedVersion, doc-type:masterThesis, info:eu-repo/semantics/masterThesis, doc-type:Text |
| Rights | info:eu-repo/semantics/openAccess |
| Relation | urn:nbn:de:bsz:15-qucosa2-163403, qucosa:16340 |
Page generated in 0.0021 seconds