Dissertação (mestrado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2008. / Submitted by Larissa Ferreira dos Angelos (ferreirangelos@gmail.com) on 2010-03-11T02:46:11Z
No. of bitstreams: 1
2008_GenivalMarianoAraujo.pdf: 1959581 bytes, checksum: 754529fad8e8a9462e5a3f6e1ad64df0 (MD5) / Approved for entry into archive by Carolina Campos(carolinacamposmaia@gmail.com) on 2010-03-24T12:11:10Z (GMT) No. of bitstreams: 1
2008_GenivalMarianoAraujo.pdf: 1959581 bytes, checksum: 754529fad8e8a9462e5a3f6e1ad64df0 (MD5) / Made available in DSpace on 2010-03-24T12:11:10Z (GMT). No. of bitstreams: 1
2008_GenivalMarianoAraujo.pdf: 1959581 bytes, checksum: 754529fad8e8a9462e5a3f6e1ad64df0 (MD5)
Previous issue date: 2008-12-05 / Este trabalho apresenta o desenvolvimento do projeto de um conversor tensão-corrente que será agregado a uma interface analógica de um sistema em chip. O conversor VI, como será chamado, é responsável pela conversão dos sinais de tensão, provenientes de um circuito condicionador de sinais, em sinais de corrente antes de Serem entregues um conversor analógico UM-Um conversor (digital / D). Todo desenvolvimento do projeto foi feito na tecnologia CMOS 0,35 μm utilizando programas CAD para captura de esquemático simulação, verificação de regras de projeto, comparação Leiaute esquemático xe Extração de parasitas. A metodologia utilizada foi a de desenvolvimento de projeto analógico, partindo de uma hierarquia de blocos até chegar a um nível de hierarquia mais alto. ______________________________________________________________________________________ ABSTRACT / This work presents the design of a voltage-to-current converter that will be aggregated to an analog interface of a system-on-chip. The V-I converter, as it will be called, is responsible for converting the voltage signals acquired from a signal conditioner circuit into current signals before delivering them to an analog-to-digital converter (A/D converter). The design was developed based on 0.35 μm CMOS process technology using Cadence EDA software for schematic capture, simulation, design rules check, layout versus schematic comparison and parasitic resistence and capacitance extraction. A bottom-up analog design methodology was used, i.e., the blocks were implemented and then integrated in the final system.
Identifer | oai:union.ndltd.org:IBICT/oai:repositorio.unb.br:10482/4015 |
Date | 05 December 2008 |
Creators | Araújo, Genival Mariano de |
Contributors | Costa, José Camargo da |
Source Sets | IBICT Brazilian ETDs |
Language | Portuguese |
Detected Language | Portuguese |
Type | info:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/masterThesis |
Source | reponame:Repositório Institucional da UnB, instname:Universidade de Brasília, instacron:UNB |
Rights | info:eu-repo/semantics/openAccess |
Page generated in 0.0021 seconds