Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia de Automação e Sistemas, Florianópolis, 2017. / Made available in DSpace on 2018-01-23T03:18:22Z (GMT). No. of bitstreams: 1
349539.pdf: 4571627 bytes, checksum: 40ceff0ae655ec66616e70aa7d5b36b4 (MD5)
Previous issue date: 2017 / Este trabalho apresenta a implementação de uma estrutura de controle em cascata, muito utilizada em sistemas que possuem dois laços de controle com diferentes constantes de tempo e acesso ao sinal intermediário. O sistema de controle proposto é implementado em um hardware de alto desempenho, o myRIO, que possui um arranjo de portas programável em campo (FPGA) customizável e um processador que trabalha com um sistema operacional de tempo real, garantindo confiabilidade e determinismo ao sistema. Na malha interna da estrutura em cascata, é aplicado um controlador proporcional-integral (PI) implementado em FPGA e, na malha externa, é aplicado um controlador preditivo generalizado (GPC) implementado para execução no sistema operacional de tempo real do myRIO. A estrutura de controle foi desenvolvida de maneira que possa ser aplicada em diferentes sistemas monovariáveis, contudo foi escolhida uma planta de laboratório de controle de velocidade e corrente de um motor de corrente contínua como estudo de caso. Os resultados experimentais validaram a implementação em ambas as camadas. O período de amostragem que foi alcançado na implementação do PI no FPGA foi inferior a 10 µs e o período de amostragem da implementação do GPC no sistema operacional de tempo real foi de 13 ms (valor do tempo máximo observado), com período médio de execução inferior a 5 ms. / Abstract : This work presents the implementation of a cascade control structure, widely used in systems that have two control loops with different time constants and access to the intermediate signal. The proposed control system is implemented in a high performance hardware, myRIO, wich has a customizable field programmable gate array (FPGA) and a processor that works with a real-time operating system, guaranteeing reliability and determinism to the system. In the internal loop of the cascade structure, a proportional-integral controller (PI) implemented in FPGA is applied and, in the external loop, a generalized predictive controller (GPC) is implemented for execution in the real-time operating system of myRIO. The control structure was developed in a way that it can be applied to different monovariable systems, however a laboratory plant that consists of the control of speed and current of a direct current motor was used as a case study. The experimental results validated the implementation in both layers. The sampling period that was achieved in the implementation of the PI FPGA-embedded was less than 10 µs and the sampling period for GPC implementation in the real-time operating system was 13 ms (maximum observed value), with average execution period of less than 5 ms.
| Identifer | oai:union.ndltd.org:IBICT/oai:repositorio.ufsc.br:123456789/182805 |
| Date | January 2017 |
| Creators | Schons, Silvane Cristina de Melo |
| Contributors | Universidade Federal de Santa Catarina, Flesch, Rodolfo César Costa, Normey-Rico, J. E. |
| Source Sets | IBICT Brazilian ETDs |
| Language | Portuguese |
| Detected Language | Portuguese |
| Type | info:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/masterThesis |
| Format | 130 p.| il., gráfs., tabs. |
| Source | reponame:Repositório Institucional da UFSC, instname:Universidade Federal de Santa Catarina, instacron:UFSC |
| Rights | info:eu-repo/semantics/openAccess |
Page generated in 0.2812 seconds