Made available in DSpace on 2014-06-12T15:59:50Z (GMT). No. of bitstreams: 2
arquivo5650_1.pdf: 2595763 bytes, checksum: 42fc72bb1ec45c1ac0cfbbcdfa706d6d (MD5)
license.txt: 1748 bytes, checksum: 8a4605be74aa9ea9d79846c1fba20a33 (MD5)
Previous issue date: 2007 / Conselho Nacional de Desenvolvimento Científico e Tecnológico / Há um grande interesse por parte dos pesquisadores em relação às características de autoreconfiguração
e auto-adaptação presentes em plataformas modernas de hardware baseadas em
dispositivos lógicos dinamicamente reconfiguráveis FPGAs (Field Programmable Gate Arrays).
Alguns destes dispositivos apresentam características ainda mais específicas, permitindo sua
reconfiguração parcial e dinâmica, o que permite que, parte da lógica, possa ser modificada
enquanto o restante do circuito permanece em operação.
O objetivo desta dissertação é desenvolver uma Plataforma de Reconfiguração Dinâmica
baseada em FPGAs, que permita a execução de aplicações utilizando os métodos de hardware
virtual, permitindo modificações nas configurações parciais em hardware, processamento massivo
de dados, etc. Esta plataforma é um estudo de caso em reconfiguração dinâmica para
implementação real dos trabalhos de pesquisa em Escalonamento de Tarefas e Particionamento
Temporal.
Esta plataforma híbrida, denominada Aquarius, é composta pelas plataformas Altera e
Xilinx, baseadas nos dispositivos FPGAs Stratix-II e Virtex-II, respectivamente. A plataforma
Altera oferece todo o suporte para reconfiguração do dispositivo da Xilinx. Esta plataforma é
controlada por um processador soft-core Nios da Altera, o qual possui o suporte de um SO
uCLinux, além de device drivers especialmente desenvolvidos para reconfiguração do dispositivo
da Xilinx. Um módulo de reconfiguração especial, o IP-SelectMAP, foi desenvolvido para
programação do hardware dinâmica e parcialmente reconfigurável. Este módulo recebe informações
da plataforma da Altera, através dos device drivers, os bitstreams, arquivos responsáveis pela
programação do dispositivo da Xilinx. Todos os bitstreams de configuração são previamente
escalonados de acordo com a aplicação do usuário.
Desenvolver sistemas de reconfiguração dinâmica ainda é um desafio, porque sua
implementação é complexa e por haver poucas plataformas de hardware e software para projetá-los.
No entanto, metodologias de projeto como as aqui propostas, permitem que novas classes de
hardware virtual possam ser, no futuro, mais facilmente utilizados, assim como, soluções reais, em
processamento massivo de dados em plataforma Multi-FPGAs
| Identifer | oai:union.ndltd.org:IBICT/oai:repositorio.ufpe.br:123456789/2639 |
| Date | January 2007 |
| Creators | Leandro Seixas, Jordana |
| Contributors | Eusébio de Lima, Manoel |
| Publisher | Universidade Federal de Pernambuco |
| Source Sets | IBICT Brazilian ETDs |
| Language | Portuguese |
| Detected Language | Portuguese |
| Type | info:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/masterThesis |
| Source | reponame:Repositório Institucional da UFPE, instname:Universidade Federal de Pernambuco, instacron:UFPE |
| Rights | info:eu-repo/semantics/openAccess |
Page generated in 0.0019 seconds