Les industriels des semi-conducteurs cherchent à simplifier les processus de conception, de production, qui aujourd'hui, pour des raisons de complexité, sont relativement onéreux. L'objectif de cette thèse est d'étudier l'opportunité de concevoir des synthétiseurs de fréquences basés sur les boucles à verrouillage de délais pour des applications analogiques (oscillateur local, horloge pour convertisseurs analogique-numérique et numérique-analogique). Ceux-ci ont l'avantage entre autres, d'être complètement intégrables dans un procédé MOS. Ce travail propose l'étude théorique et le compte rendu de l'expérimentation de deux types de synthétiseurs de fréquences différents. Le premier des synthétiseurs multiplie la fréquence d'un signal de référence par un nombre entier. Si le principe utilisé est déjà étudié depuis quelques années, nous proposons une formulation plus fine de ses performances en bruit et en particulier, nous précisons le spectre de bruit de phase du signal de sortie attendu. Et, nous proposons son application comme oscillateur local de fréquence intermédiaire fixe dans une structure hétérodyne pour GSM. Le second synthétiseur de fréquences est d'une architecture originale. Il permet d'obtenir une horloge dont la fréquence est programmable et équivaut à la fréquence du signal de référence multipliée par un nombre rationnel. La formulation de la théorie de cette nouvelle fonction est établie, et les résultats des tests d'un circuit prototype, commentés. Ses performances lui permettent d'être utilisé comme horloge dans des systèmes de communications mobiles comme cela a pu être démontrer pour une application Bluetooth.
| Identifer | oai:union.ndltd.org:CCSD/oai:pastel.archives-ouvertes.fr:pastel-00000619 |
| Date | 06 1900 |
| Creators | Susplugas, Olivier |
| Publisher | Télécom ParisTech |
| Source Sets | CCSD theses-EN-ligne, France |
| Detected Language | French |
| Type | PhD thesis |
Page generated in 0.0023 seconds