Zur Beschreibung elektronischer Systeme hat SystemC inzwischen eine festen Platz in der
Entwurfslandschaft gefunden. Ein wesentlicher Vorteil eines SystemC-Modells ist die bereits
vorhandene Möglichkeit einer Simulation. Neben der rein funktionalen Simulation zur
Entwurfsvalidierung ergeben sich für eine Simulation mit injizierten Fehlern zusätzliche
Herausforderungen. In dieser Arbeit werden diverse Techniken zur Fehlerinjektion in SystemC
vorgestellt. Einige vergleichende Experimente helfen diese Techniken zu bewerten. Anschließend
werden einige Modelle präsentiert, die es gestatten, SystemC auch auf niederen Ebenen des
Hardwareentwurfs einzusetzen. Mit den vorgeschlagenen Methoden eröffnet sich hiermit die
Möglichkeit einer genauen Untersuchung zur Auswirkung von Hardwarefehlern in digitalen
Schaltungen mit Hilfe von SystemC.
| Identifer | oai:union.ndltd.org:DRESDEN/oai:qucosa:de:qucosa:18729 |
| Date | 08 June 2007 |
| Creators | Misera, Silvio, Sieber, Andre´ |
| Contributors | Hardt, Wolfram |
| Publisher | Technische Universität Chemnitz |
| Source Sets | Hochschulschriftenserver (HSSS) der SLUB Dresden |
| Language | German |
| Detected Language | German |
| Type | doc-type:conferenceObject, info:eu-repo/semantics/conferenceObject, doc-type:Text |
| Rights | info:eu-repo/semantics/openAccess |
| Relation | urn:nbn:de:swb:ch1-200700815, qucosa:18723 |
Page generated in 0.0022 seconds