Contrairement aux circuits synchrones, les circuits asynchrones fonctionnent avec un mécanisme de synchronisation local (sans signal d'horloge). Ils ont montré depuis de nombreuses années leur pertinence vis-à-vis des circuits synchrones grâce à leurs propriétés de robustesse, de faible consommation, de faible bruit et de modularité. Cependant, le manque actuel de méthodes et d'outils de conception est un frein à leur développement. Ce travail de thèse porte sur la définition d'une méthodologie de conception de circuits intégrés asynchrones quasi-insensibles aux délais (QDI). Les circuits QDI font partie de la classe des circuits asynchrones les plus robustes, propriété avantageuse pour les technologies à venir. <br />La méthode de conception proposée permet d'une part la modélisation dans un langage de haut niveau, et d'autre part la génération de circuits en portes logiques élémentaires et en portes de Muller. Cette méthode a été prototypée par le développement d'un outil de conception automatique de circuits asynchrones TAST («TIMA Asynchronous Synthesis Tools»). C'est un environnement de conception principalement composé d'un compilateur et d'un synthétiseur offrant la possibilité de générer des circuits asynchrones QDI avec différents modèles de circuits cibles (séquentiel, WCHB, PCHB et PCFB) en partant de descriptions de haut niveau décrites en langage CHP. Le résultat produit par le synthétiseur est une description VHDL de niveau porte qui peut cibler soit une technologie spécifique pour l'asynchrone, soit une bibliothèque de cellules standard (circuits précaractérisés ou FPGAs).
| Identifer | oai:union.ndltd.org:CCSD/oai:tel.archives-ouvertes.fr:tel-00002937 |
| Date | 14 March 2003 |
| Creators | DINH DUC, Anh Vu |
| Source Sets | CCSD theses-EN-ligne, France |
| Language | French |
| Detected Language | French |
| Type | PhD thesis |
Page generated in 0.0013 seconds