Résumé : Les photodiodes à avalanche monophotonique (SPAD) sont d'intérêts pour les applications requérant la détection de photons uniques avec une grande résolution temporelle, comme en physique des hautes énergies et en imagerie médicale. En fait, les matrices de SPAD, souvent appelés photomultiplicateurs sur silicium (SiPM), remplacent graduellement les tubes photomultiplicateurs (PMT) et les photodiodes à avalanche (APD). De plus, il y a une tendance à utiliser les matrices de SPAD en technologie CMOS afin d'obtenir des pixels intelligents optimisés pour la résolution temporelle. La fabrication de SPAD en technologie CMOS commerciale apporte plusieurs avantages par rapport aux procédés optoélectroniques comme le faible coût, la capacité de production, l'intégration d'électronique et la miniaturisation des systèmes. Cependant, le défaut principal du CMOS est le manque de flexibilité de conception au niveau de l'architecture du SPAD, causé par le caractère fixe et standardisé des étapes de fabrication en technologie CMOS. Un autre inconvénient des matrices de SPAD CMOS est la perte de surface photosensible amenée par la présence de circuits CMOS. Ce document présente la conception, la caractérisation et l'optimisation de SPAD fabriqués dans une technologie CMOS commerciale (Teledyne DALSA 0.8µm HV CMOS - TDSI CMOSP8G). Des modifications de procédé sur mesure ont été introduites en collaboration avec l'entreprise CMOS pour optimiser les SPAD tout en gardant la compatibilité CMOS. Les matrices de SPAD produites sont dédiées à être intégrées en 3D avec de l'électronique CMOS économique (TDSI) ou avec de l'électronique CMOS submicronique avancée, produisant ainsi un SiPM 3D numérique. Ce SiPM 3D innovateur vise à remplacer les PMT, les APD et les SiPM commerciaux dans les applications à haute résolution temporelle. L'objectif principal du groupe de recherche est de développer un SiPM 3D avec une résolution temporelle de 10 ps pour usage en physique des hautes énergies et en imagerie médicale. Ces applications demandent des procédés fiables avec une capacité de production certifiée, ce qui justifie la volonté de produire le SiPM 3D avec des technologies CMOS commerciales. Ce mémoire étudie la conception, la caractérisation et l'optimisation de SPAD fabriqués en technologie TDSI-CMOSP8G. / Abstract : Single Photon Avalanche Diodes (SPAD) generate much interest in applications which require single photon detection and excellent timing resolution, such as high energy physics and medical imaging. In fact, SPAD arrays such as Silicon PhotoMultipliers (SiPM) are gradually replacing PhotoMultiplier Tubes (PMT) and Avalanche PhotoDiodes (APD). There is now a trend moving towards SPAD arrays in CMOS technologies with smart pixels control for high timing demanding applications. Making SPAD in commercial CMOS technologies provides several advantages over optoelectronic processes such as lower costs, higher production capabilities, easier electronics integration and system miniaturization. However, the major drawback is the lack of flexibility when designing the SPAD architecture because all fabrication steps are fixed by the CMOS technology used. Another drawback of CMOS SPAD arrays is the loss of photosensitive areas caused by the CMOS circuits integration. This document presents SPAD design, characterization and optimization made in a commercial CMOS technology (Teledyne DALSA 0.8 µm HV CMOS - TDSI CMOSP8G). Custom process variations have been performed in partnership with the CMOS foundry to optimize the SPAD while keeping the CMOS line compatibility. The realized SPAD and SPAD arrays are dedicated to 3D integration with either low-cost TDSI CMOS electronics or advanced deep sub-micron CMOS electronics to perform a 3D digital SiPM (3D-SiPM). The novel 3D-SiPM is intended to replace PMT, APD and commercially available SiPM in timing demanding applications. The group main objective is to develop a 10 ps timing resolution 3D-SiPM for use in high energy physics and medical imaging applications. Those applications require reliable technologies with a certified production capability, which justifies the actual effort to use commercial CMOS line to develop our 3D-SiPM. This dissertation focuses on SPAD design, characterization and optimization made in the TDSI-CMOSP8G technology.
| Identifer | oai:union.ndltd.org:usherbrooke.ca/oai:savoirs.usherbrooke.ca:11143/8850 |
| Date | January 2016 |
| Creators | Parent, Samuel |
| Contributors | Pratte, Jean-François, Charlebois, Serge |
| Publisher | Université de Sherbrooke |
| Source Sets | Université de Sherbrooke |
| Language | French |
| Detected Language | French |
| Type | Mémoire |
| Rights | © Samuel Parent |
Page generated in 0.0025 seconds