Return to search

Uma metodologia para exploração do espaço de projeto de hierarquias de memória para sistemas embarcados

Made available in DSpace on 2014-06-12T15:59:42Z (GMT). No. of bitstreams: 2
arquivo5505_1.pdf: 1159363 bytes, checksum: 2f89106cbd882a565f9dbd214538ef51 (MD5)
license.txt: 1748 bytes, checksum: 8a4605be74aa9ea9d79846c1fba20a33 (MD5)
Previous issue date: 2006 / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior / A hierarquia da memória é um elemento importante a ser otimizado em
plataformas configuráveis. Muitas configurações de cache necessitam ser avaliadas a fim
encontrar a melhor escolha em termos de desempenho, área de silício, ou do consumo de
potência a uma aplicação. A maioria de modelos para estimar essas métricas são
dependentes de parâmetros como o tamanho da cache e de sua taxa respectiva da falta.
Ao invés de utilizar ferramentas tradicionais para estimar a taxa da faltas na cache,
através de repetitivas simulações, este trabalho propõe uma técnica simplificada, contudo
eficiente, para estimar a taxa da falta de diferentes configurações de cache em apenas
uma única simulação (single-pass). A abordagem propõe basicamente a geração de
tabelas de localidade e de conflito, que refletem as propriedades de endereçamento do
comportamento da aplicação. A técnica proposta pretende simplificar a estimativa da taxa
faltas e a exploração do espaço de configurações de cache de maneira mais rápida. Uma
vez que a estrutura da tabela é baseada em operações binárias elementares (comparação,
deslocamento, etc), tanto implementações baseadas em software como em hardware
podem ser consideradas para executar a técnica proposta.
Adicionalmente, a fim suportar o ajuste de caches para aplicações múltiplas, o
problema de subconjuntos do espaço de configuração de caches é exaustivamente
apresentado e uma solução eficiente é discutida. Adaptado a partir de uma técnica para
segmentação de séries temporais, os resultados obtidos heuristicamente na seleção de
configurações oferecem a qualidade comparável à abordagem exaustiva. Tal contribuição
considera o ajuste de caches configuráveis para um conjunto de aplicações, considerando
um menor número de configurações possíveis, preservando ainda a economia obtida com
a otimização da cache

Identiferoai:union.ndltd.org:IBICT/oai:repositorio.ufpe.br:123456789/2621
Date January 2006
CreatorsViana da Silva, Pablo
ContributorsNatividade da Silva Barros, Edna
PublisherUniversidade Federal de Pernambuco
Source SetsIBICT Brazilian ETDs
LanguagePortuguese
Detected LanguagePortuguese
Typeinfo:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/masterThesis
Sourcereponame:Repositório Institucional da UFPE, instname:Universidade Federal de Pernambuco, instacron:UFPE
Rightsinfo:eu-repo/semantics/openAccess

Page generated in 0.0025 seconds