Los próximos capítulos del presente trabajo tratarán sobre una revisión del estado del arte de los dispositivos “wearable”, seguido de una revisión teórica de la tecnología CMOS para empezar una estrategia de diseño y finalizar con el diseño propuesto.
Se inicia con temas relacionados a la problemática y desarrollo de los dispositivos “wearable” y
La revisión del estado del arte de estos dispositivos y de la tecnología CMOS.
En la revisión teórica se desarrollarán aspectos referidos al filtro que será diseñado para poder empezar una estrategia de diseño mediante las ecuaciones planteadas. Este proceso es salvaguardado por simulaciones realizadas con la herramienta “Analog Design Enviroment” de la empresa Cadence.
Para finalizar se abordarán simulaciones en condiciones nominales, PVT y de Montecarlo para cada una de las respuestas del circuito: respuesta AC, respuesta DC, respuesta Transitoria y Ruido.
| Identifer | oai:union.ndltd.org:PUCP/oai:tesis.pucp.edu.pe:20.500.12404/24535 |
| Date | 24 March 2023 |
| Creators | Vega Moron, Juan Pablo |
| Contributors | Saldaña Pumarica, Julio César |
| Publisher | Pontificia Universidad Católica del Perú, PE |
| Source Sets | Pontificia Universidad Católica del Perú |
| Language | Spanish |
| Detected Language | Spanish |
| Type | info:eu-repo/semantics/bachelorThesis |
| Format | application/pdf |
| Rights | info:eu-repo/semantics/openAccess, Atribución-NoComercial-CompartirIgual 2.5 Perú, http://creativecommons.org/licenses/by-nc-sa/2.5/pe/ |
Page generated in 0.0018 seconds