Return to search

Implémentation d'une architecture d'un processeur embarqué RISC-V sur une technologie CMOS 180 nm

Titre de l'écran-titre (visionné le 13 décembre 2023) / Ce mémoire présente le développement d'un système sur puce basé sur un processeur RISC-V dans le but de proposer une solution technologique pouvant être utilisée pour un instrument biomédical mesurant la concentration de neurotransmetteurs par l'utilisation d'une caméra. La solution présentée inclue les interfaces nécessaires au contrôle de cet instrument soit des sorties digitales pour le contrôle de pompes microfluidique et du capteur optique, une interface I2C et SPI pour interfacer la caméra, puis une interface UART pour envoyer le résultat à un système externe. Le système a été testé en simulation pour valider le fonctionnement de l'intégration puis a été implanté sur deux FPGAs, soit le Cyclone IV et le ZCU102. L'implémentation finale du prototype a été faite sur une technologie TSMC CMOS 180 nm. Le système peut fonctionner jusqu'à une fréquence de 37.5 MHz. Cependant, pour la fréquence de fonctionnement cible de 10 MHz, la consommation est de 162 mW. La performance du processeur RISC-V du système mesurée par CoreMark est de 0.58 CM/MHz. Le système d'exploitation Linux, ainsi que le code embarqué de gestion de la caméra, ont été testés sur la puce électronique fabriquée pour confirmer l'utilisabilité du système pour application prévue. Pour faciliter la programmation du système, un outil de programmation automatique a été développé. / This project presents the development of a system on a chip based on a RISC-V processor. In order to provide a technological solution that can be used for a biomedical instrument measuring the concentration of neurotransmitters with a spectrophotometer. The solution presented here includes the required interfaces for controlling this instruments such as digital outputs to control microfluidic pumps and optical sensor. Next the communication interfaces I2C and SPI are included to interface with the camera and a UART interface is used to transfer the results with an external system. The system has been simulated to validate functionality of the integration and was then implemented on two FPGAS (Cyclone IV and ZCU102). The final implementation of the prototype was achieved on a TSMC CMOS 180 nm technology. The system can be clocked up to 37.5 MHz while the target frequency of 10 MHz resulted in a power consumption of 162 mW. The performance of the RISC-V processor measured by the CoreMark benchmark was 0.58 CM/MHz. The Linux operating system, as well as the firmware for camera management, were tested on the IC in order to confirmthe usability of the system for its target use. To facilitate the programming process, an automated programming tool was developped.

Identiferoai:union.ndltd.org:LAVAL/oai:corpus.ulaval.ca:20.500.11794/131243
Date26 March 2024
CreatorsSoulard, Guillaume
ContributorsBoukadoum, Mounir, Miled, Amine
Source SetsUniversité Laval
LanguageFrench
Detected LanguageFrench
TypeCOAR1_1::Texte::Thèse::Mémoire de maîtrise
Format1 ressource en ligne (xii, 68 pages), application/pdf
Rightshttp://purl.org/coar/access_right/c_abf2

Page generated in 0.0022 seconds