Le travail de cette thèse s’inscrit dans le contexte du développement de la technologie BiCMOS055 en plateforme 300 mm, première technologie BiCMOS en nœud 55 nm au monde, avec des fréquences caractéristiques fT / fMAX = 320 / 370 GHz. Une première partie présente l’étude de différentes solutions visant à réduire la résistance de base extrinsèque de l’architecture DPSA-SEG afin d’améliorer la fréquence maximale d’oscillation fMAX. Nous montrons alors que changer la nature des matériaux n’apporte pas d’amélioration, mais que l’ajout de différents recuits après réalisation de la base intrinsèque permet d’augmenter significativement les performances du transistor tout en restant compatible avec les transistors MOS. La seconde partie de ce travail s’est attachée à démontrer les potentialités d’un transistor avec un module collecteur totalement implanté, où couche enterrée et tranchées d’isolation profondes ont été retirées. Les résultats obtenus montrent qu’il est possible, en optimisant le dessin des structures, d’obtenir des fT et fMAX atteignant respectivement 96% et 91% des paramètres de la technologie de référence. Enfin la dernière partie présente l’étude de l’impact des interconnexions métalliques sur les paramètres électriques du transistor sous-jacent. Il en ressort que la contrainte mécanique a un impact significatif, mais que les interconnexions influencent peu le comportement thermique du composant. / This work was carried out during BiCMOS055 technology development in 300 mm platform, the first one worldwide in node 55 nm, with frequencies as high as fT = 320 GHz and fMAX = 370 GHz. First we present the study of different solutions to reduce the extrinsic base resistance in DPSA-SEG architecture to improve the maximum oscillation frequency fMAX. We show then that changing material properties does not provide any improvement, but the insertion of dedicated anneals after the intrinsic base formation significantly increases the transistor performance while being compatible with MOS devices. In a second part, we demonstrate the potentialities of a low-cost transistor with a fully implanted collector, removing the buried layer and deep trench isolations. It has been shown it is possible to reach 96% fT and 91% fMAX with adequate structures layout, compared to the reference technology parameters. In the last part we analyze the impact of back-end-of-line connections on the bipolar device right below: the main effect is created by residual stress in the metal lines transferred into the device itself; the thermal study showed little influence of the back-end-of-line stack.
| Identifer | oai:union.ndltd.org:theses.fr/2014LIL10193 |
| Date | 10 December 2014 |
| Creators | Canderle, Élodie |
| Contributors | Lille 1, Gaquière, Christophe, Chevalier, Pascal |
| Source Sets | Dépôt national des thèses électroniques françaises |
| Language | French |
| Detected Language | French |
| Type | Electronic Thesis or Dissertation, Text |
Page generated in 0.0018 seconds