Return to search

Formal Specification and Verification of Knowledge and its Application

Software muß zuverlässiger werden. Es ist allgemein anerkannt, daß formale Methoden, sofern sie richtig angewandt werden, die Sicherheit und Stabilität von Software verbessern können. Jedoch werden formale Methoden noch selten für industrielle Projekte genutzt. Das Ziel dieser Arbeit ist die Untersuchung, ob und wie Methoden, Werkzeuge und Ergebnisse aus dem Bereich der Wissensrepr
äsentation auf das Gebiet der formalen Spezifikation übertragen werden können. Zuerst vergleichen wir Ziele, Konzepte und Probleme der Wissenrepräsentation mit denen der formalen Spezifikation. Danach untersuchen wir einige Eigenschaften von Spezifikationen und Wissensbasen, wie zum Beispiel Konsistenz, Vollständigkeit und Korrektheit. Weiterhin betrachten wir ein Werkzeug zur Spezifikation von wissensbasierten Systemen, welches selbst ein Wissensrepräsentationssystem ist. Abschließend ordnen wir diese Arbeit in die Standard Siemens Entwicklungsmethode (stdSEM) ein.

Identiferoai:union.ndltd.org:DRESDEN/oai:qucosa:de:qucosa:16481
Date20 October 2017
CreatorsMiarka, Ralph
ContributorsHerre, Heinrich, Hrandek, Peter, Universität Leipzig
Source SetsHochschulschriftenserver (HSSS) der SLUB Dresden
LanguageEnglish
Detected LanguageGerman
Typeinfo:eu-repo/semantics/acceptedVersion, doc-type:masterThesis, info:eu-repo/semantics/masterThesis, doc-type:Text
Rightsinfo:eu-repo/semantics/openAccess
Relationurn:nbn:de:bsz:15-qucosa2-163403, qucosa:16340

Page generated in 0.0018 seconds