La place des convertisseurs analogique-numérique (CAN) dans une chaîne de traitement du signal est particulièrement importante car elle conditionne les performances globales du système. Le partitionnement entre les modes de traitement analogique et numérique est en effet très dépendant de leurs caractéristiques de résolution, de vitesse et de consommation. Les architectures de convertisseurs de type flash, pipeline et sigma delta couvrent bien l'espace résolution-vitesse des applications de communications et sont étudiées en détail dans cette thèse. L'exploration de l'espace de conception par une simulation électrique n'est pas réaliste pour un bloc tel qu'un CAN étant donné le temps de simulation très important qu'il nécessiterait. Nous proposons la simulation rapide de ces architectures à partir d'un ensemble de classes C++ avec différents niveaux d'abstraction. Le premier niveau exploite un modèle linéaire du modulateur sigma delta issu de la simulation. Il a été utilisé pour l'optimisation des coefficients sous des contraintes d'excursion réduite des états d'intégrateur. Les performances dynamiques sont les plus délicates à évaluer étant donné leurs fortes dépendances avec la technologie. Une méthode d'exploration, basée sur un modèle comportemental du transfert de charge dans les circuits à capacités commutées, a été développée. Elle a été appliquée à différentes configurations de convertisseurs sigma-delta et pipeline pour déterminer les solutions les plus efficaces du point de vue de l'énergie de conversion.
| Identifer | oai:union.ndltd.org:CCSD/oai:pastel.archives-ouvertes.fr:pastel-00000868 |
| Date | 10 1900 |
| Creators | Petit, Hervé |
| Publisher | Télécom ParisTech |
| Source Sets | CCSD theses-EN-ligne, France |
| Detected Language | French |
| Type | PhD thesis |
Page generated in 0.0025 seconds