La diminution des dimensions critiques dans l'industrie du semi-conducteur requiert l'utilisation de nouveaux matériaux fragiles qui dégradent la résistance mécanique des puces. On s'intéresse plus particulièrement aux étapes précédant la mise en boîtier, à savoir les tests paramétriques qui permettent de vérifier la fonctionnalité électrique de la puce, et les assemblages tels la connexion filaire qui ont pour but d'établir les connexions avec le boîtier. Durant ces opérations, des défaillances mécaniques sont observées dans les interconnexions situées sous le pad. Des techniques expérimentales (par ex : FIB/MEB) sont mises en œuvre une fois les tests ou les assemblages avec des fils d'or et de cuivre réalisés afin de mieux comprendre les raisons d'apparition de ces défaillances ainsi que leur localisation. Des plans d'expériences sont mis en place pour évaluer l'influence des divers paramètres de tests et d'assemblage et également celle des architectures de pad. En parallèle, une nouvelle méthode d'analyse basée sur la nanoindentation est utilisée pour comparer la robustesse mécanique de divers plots de connexion. D'autre part, plusieurs modèles éléments finis complexes, prenant en compte la gestion du contact entre la pointe de test et le pad ainsi que les effets inertiels associés, sont développés dans le but de reproduire les conditions de chargement sur les pads. Finalement, un ensemble d'outils adaptés à l'étude et l'optimisation des architectures de pad, dans une optique industrielle, est présenté de même que des règles de dessin permettant d'accompagner le développement technologique.
| Identifer | oai:union.ndltd.org:CCSD/oai:tel.archives-ouvertes.fr:tel-00669635 |
| Date | 09 December 2010 |
| Creators | Roucou, Romuald |
| Publisher | Ecole Nationale Supérieure des Mines de Saint-Etienne |
| Source Sets | CCSD theses-EN-ligne, France |
| Language | French |
| Detected Language | French |
| Type | PhD thesis |
Page generated in 0.0025 seconds