Return to search

Evolução diferencial aplicada ao problema de exploração de arquiteturas de memória cache visando desempenho e redução de energia

Submitted by João Arthur Martins (joao.arthur@ufpe.br) on 2015-03-11T18:35:13Z
No. of bitstreams: 2
license_rdf: 1232 bytes, checksum: 66e71c371cc565284e70f40736c94386 (MD5)
Dissertaçao Leonardo Nunes.pdf: 3841505 bytes, checksum: 1971eadeabcf335795578860374911aa (MD5) / Approved for entry into archive by Daniella Sodre (daniella.sodre@ufpe.br) on 2015-03-13T13:10:12Z (GMT) No. of bitstreams: 2
license_rdf: 1232 bytes, checksum: 66e71c371cc565284e70f40736c94386 (MD5)
Dissertaçao Leonardo Nunes.pdf: 3841505 bytes, checksum: 1971eadeabcf335795578860374911aa (MD5) / Made available in DSpace on 2015-03-13T13:10:12Z (GMT). No. of bitstreams: 2
license_rdf: 1232 bytes, checksum: 66e71c371cc565284e70f40736c94386 (MD5)
Dissertaçao Leonardo Nunes.pdf: 3841505 bytes, checksum: 1971eadeabcf335795578860374911aa (MD5)
Previous issue date: 2013-08-29 / Impulsionado pelo crescimento do mercado de dispositivos móveis, diversos estudos têm sido realizados com o intuito de diminuir a energia consumida destes dispositivos. No entanto, aplicações que exigem alto poder de processamento estão sendo cada vez mais utilizadas nestes tipos de dispositivos. Logo, encontrar o melhor compromisso entre capacidade de processamento e energia consumida tem se tornado um desafio em projetos de hardware. Este trabalho apresenta uma nova metodologia para avaliar a energia consumida e o desempenho de hierarquias de memória com três níveis de cache. Adicionalmente, uma adaptação do algoritmo de evolução diferencial para otimização multiobjetivo no domínio discreto é proposta para o problema de exploração de hierarquias de memória cache, visando reduzir a energia consumida e aumentar o desempenho para processar uma aplicação embarcada. A exploração de arquiteturas foi baseada em ajustes de parâmetros das caches presentes em hierarquias compostas por três níveis de memórias cache. Um modelo de memória DDR3L foi adotado para simular a memória principal, e um modelo de memória cache recente baseado na tecnologia de transistores de 32n foi utilizado. Para a realização dos experimentos, o algoritmo proposto foi aplicado a nove diferentes aplicações dos benchmarks Mibench e MediaBenchII. Além disto, o desempenho da técnica proposta foi comparada com as técnicas de otimização SPEA2 e NSGAII. As métricas selecionadas para comparar a qualidade das frentes de Pareto encontrados por cada um destes algoritmos foram os indicadores de hipervolume e de distância generacional. Os resultados mostraram que a estratégia de otimização proposta, baseada no algoritmo de evolução diferencial, aplicada ao problema de exploração de hierarquias de memória, obteve melhores resultados para ambos os indicadores, alcançando uma melhoria de 100% e 78% dos casos estudados para ambas as métricas de hipervolume e distância generacional.

Identiferoai:union.ndltd.org:IBICT/oai:repositorio.ufpe.br:123456789/12400
Date29 August 2013
CreatorsNunes, Leonardo José Corrêa
ContributorsSilva Filho, Guilhermino da
PublisherUniversidade Federal de Pernambuco
Source SetsIBICT Brazilian ETDs
LanguageBreton
Detected LanguagePortuguese
Typeinfo:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/masterThesis
Sourcereponame:Repositório Institucional da UFPE, instname:Universidade Federal de Pernambuco, instacron:UFPE
RightsAttribution-NonCommercial-NoDerivs 3.0 Brazil, http://creativecommons.org/licenses/by-nc-nd/3.0/br/, info:eu-repo/semantics/openAccess

Page generated in 0.0025 seconds