Submitted by Aline Batista (alinehb.ufpel@gmail.com) on 2017-03-24T19:58:57Z
No. of bitstreams: 2
license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5)
Comparação de diferentes topologias de portas XOR em uma tecnologia de 45 nm.pdf: 6133925 bytes, checksum: 1acf2c33bd1187b626943c709eb21b2f (MD5) / Approved for entry into archive by Aline Batista (alinehb.ufpel@gmail.com) on 2017-04-05T19:13:36Z (GMT) No. of bitstreams: 2
Comparação de diferentes topologias de portas XOR em uma tecnologia de 45 nm.pdf: 6133925 bytes, checksum: 1acf2c33bd1187b626943c709eb21b2f (MD5)
license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) / Made available in DSpace on 2017-04-05T19:13:47Z (GMT). No. of bitstreams: 2
Comparação de diferentes topologias de portas XOR em uma tecnologia de 45 nm.pdf: 6133925 bytes, checksum: 1acf2c33bd1187b626943c709eb21b2f (MD5)
license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5)
Previous issue date: 2016-09-16 / Sem bolsa / Sistemas digitais estão presentes em grande parte das atividades humanas, e cada vez mais as pessoas interagem diariamente com uma série de circuitos nos mais diversos tipos de equipamentos. As dimensões nanométricas dos atuais dispositivos integrados geram uma série de desa?os a serem superados, entre eles a otimização de circuitos para que tenham alto desempenho e baixo consumo, preenchendo requisitos cada vez mais rígidos para que sejam apropriados ao uso em sistemas portáteis de alto desempenho. As portas lógicas XOR (Ou-Exclusivo) possuem papel fundamental para a funcionalidade de diversos circuitos lógicos e o projeto de portas lógicas XOR de alto desempenho, com imunidade a ruídos e baixo consumo de energia constitui importante frente de pesquisa na área de projeto de circuitos integrados. Baseando-se nas regras dos estilos lógicos mais utilizados, CMOS e PTL, muitos arranjos de portas XOR têm sido propostos. Este trabalho apresenta uma investigação sobre estes arranjos e as técnicas que fundamentam seu projeto, bem como os estilos híbridos que têm sido propostos. São avaliados vinte e dois arranjos XOR propostos na literatura com os resultados obtidos em simulações de consumo e atraso para uma tecnologia de 45-nm. / Digital systems are present in most human activities, and an increasing number of people interact daily with a series of circuits in a wide range of equipments. The nanometric dimensions of the current integrated devices generate a series of challenges to be overcome, including the circuit optimization in order to have high performance and low consumption, filling increasingly stringent requirements to be suitable for use in high-performance portable systems. The XOR logic gates (Exclusive-OR) play a fundamental role for the functionality of various logic circuits and the project of high performance XOR logic gates, with noise immunity and low power consumption, consists in an important line of research in the ?eld of integrated circuits project. Based on the rules of the most used logic styles, CMOS and PTL, many XOR gates arrangements have been proposed. This paper presents an investigation into these arrangements and the techniques that underlie their design, as well as hybrid styles that have been proposed. There’s an evaluation of twenty-two XOR arrangements proposed in literature, with the results obtained from consumption and delay simulations for a 45-nm technology.
| Identifer | oai:union.ndltd.org:IBICT/oai:repositorio.ufpel.edu.br:prefix/3297 |
| Date | 16 September 2016 |
| Creators | Soares, Leonardo Campos |
| Contributors | Marques, Felipe de Souza, Franco, Denis |
| Publisher | Universidade Federal de Pelotas, Programa de Pós-Graduação em Computação, UFPel, Brasil, Centro de Desenvolvimento Tecnológico |
| Source Sets | IBICT Brazilian ETDs |
| Language | Portuguese |
| Detected Language | Portuguese |
| Type | info:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/masterThesis |
| Source | reponame:Repositório Institucional da UFPEL, instname:Universidade Federal de Pelotas, instacron:UFPEL |
| Rights | info:eu-repo/semantics/openAccess |
Page generated in 0.0028 seconds