Return to search

Desenvolvimento de uma arquitetura em hardware prototipada em FPGA para aplica??es gen?ricas utilizando redes neurais artificiais embarcadas

Made available in DSpace on 2014-12-17T14:55:47Z (GMT). No. of bitstreams: 1
RafaelNAP_DISSERT.pdf: 1349793 bytes, checksum: 6843077c7952b1e58788ef395d9822e6 (MD5)
Previous issue date: 2011-02-22 / This work proposes hardware architecture, VHDL described, developed to embedded
Artificial Neural Network (ANN), Multilayer Perceptron (MLP). The present work
idealizes that, in this architecture, ANN applications could easily embed several
different topologies of MLP network industrial field. The MLP topology in which the
architecture can be configured is defined by a simple and specifically data input
(instructions) that determines the layers and Perceptron quantity of the network. In order
to set several MLP topologies, many components (datapath) and a controller were
developed to execute these instructions. Thus, an user defines a group of previously
known instructions which determine ANN characteristics. The system will guarantee
the MLP execution through the neural processors (Perceptrons), the components of
datapath and the controller that were developed. In other way, the biases and the
weights must be static, the ANN that will be embedded must had been trained
previously, in off-line way. The knowledge of system internal characteristics and the
VHDL language by the user are not needed. The reconfigurable FPGA device was used
to implement, simulate and test all the system, allowing application in several real daily
problems / Prop?e uma arquitetura em hardware, descrita em VHDL, desenvolvida para embarque
de redes neurais artificiais, do tipo Multilayer Perceptron (MLP). Idealiza que, nessa
arquitetura, as aplica??es com RNA tenham facilidade no procedimento de embarque de
uma rede neural MLP em hardware, bem como permitam f?cil configura??o de v?rios
tipos de redes MLP em campo, com diferentes topologias (quantidade de neur?nios e
camadas). Uma rede de comunica??o foi desenvolvida para fazer reuso de neur?nios
artificiais. A defini??o da arquitetura MLP que o sistema proposto ir? se configurar e
executar depende de uma entrada de dados espec?fica, a qual define a quantidade de
neur?nios, camadas e tipos de fun??es de ativa??o em cada neur?nio. Para permitir essa
maleabilidade de configura??es nas RNA, um conjunto de componentes digitais
(datapath) e um controlador foram desenvolvidos para executar instru??es que definir?o
a arquitetura da rede MLP. Desta forma, o hardware funcionar? a partir de uma entrada
de instru??es previamente conhecidas por um usu?rio, as quais indicar?o as
caracter?sticas de uma determinada rede MLP, e o sistema ir? garantir a execu??o da
MLP desejada a partir dos neur?nios artificiais desenvolvidos para o sistema, pelo
controlador e pelos componentes do datapath, a rede de comunica??o interligar? os
neur?nios e auxilia no reuso dos mesmos. Separadamente, os pesos e bias ter?o de estar
fixos, ou seja, a rede neural a ser embarcada j? deve estar treinada de maneira off-line
(realizada antecipadamente em software). A arquitetura vislumbra que o operador n?o
necessite conhecer o dispositivo internamente, nem tampouco ter conhecimento sobre
linguagem VHDL. O dispositivo reconfigur?vel e de prototipagem r?pida FPGA foi
escolhido para implementa??o, simula??o e testes oportunizando aplicar o sistema a
problemas reais do nosso cotidiano

Identiferoai:union.ndltd.org:IBICT/oai:repositorio.ufrn.br:123456789/15342
Date22 February 2011
CreatorsPrado, Rafael Nunes de Almeida
ContributorsCPF:09612890404, http://lattes.cnpq.br/2871134011057075, Lopes, Danniel Cavalvante, CPF:02878120493, Ramos, Karla Darlene Nepomuceno, CPF:27522288304, http://lattes.cnpq.br/2751239628595747, Melo, Jorge Dantas de, CPF:09463097449, http://lattes.cnpq.br/7325007451912598, Barbalho, David Simonetti, CPF:04413989449, http://lattes.cnpq.br/7208859488227503, D?ria Neto, Adri?o Duarte, Oliveira, Jos? Alberto Nicolau de
PublisherUniversidade Federal do Rio Grande do Norte, Programa de P?s-Gradua??o em Engenharia El?trica, UFRN, BR, Automa??o e Sistemas; Engenharia de Computa??o; Telecomunica??es
Source SetsIBICT Brazilian ETDs
LanguagePortuguese
Detected LanguagePortuguese
Typeinfo:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/masterThesis
Formatapplication/pdf
Sourcereponame:Repositório Institucional da UFRN, instname:Universidade Federal do Rio Grande do Norte, instacron:UFRN
Rightsinfo:eu-repo/semantics/openAccess

Page generated in 0.0024 seconds