Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico. Programa de Pós-Graduação em Ciência da Computação. / Made available in DSpace on 2012-10-20T11:44:36Z (GMT). No. of bitstreams: 1
200217.pdf: 1059393 bytes, checksum: 259d0c6e2abf8775caa22672df1b268e (MD5) / Este trabalho é direcionado ao desenvolvimento de um protocolo PCI, o qual foi aqui denominado, Core PCI. O Core PCI é um núcleo que contém os controles básicos de acesso a um dispositivo PCI de 32bits e 33Mhz. Ele foi desenvolvido para uso geral, por isso, somente foram implementados, os acessos a dispositivos de I/O, mapeados como RAM. Neste trabalho são descritos detalhes e características do barramento PCI, tais como: sinais do barramento, funcionamento do protocolo de transação de dados, configuração plug and play e inicialização dos dispositivos PCI no boot do computador. Também se encontram, detalhes de uma aplicação usando o Core PCI e um software de alto nível para controle da aplicação. O Core PCI foi desenvolvido em um chip FPGA, utilizando-se de uma linguagem de descrição de hardware VHDL e utilizando-se também de simuladores para o código VHDL. Ainda neste
| Identifer | oai:union.ndltd.org:IBICT/oai:repositorio.ufsc.br:123456789/84703 |
| Date | January 2003 |
| Creators | Moretti, Alex Sandro |
| Contributors | Universidade Federal de Santa Catarina, Alves, Joao Bosco da Motta |
| Publisher | Florianópolis, SC |
| Source Sets | IBICT Brazilian ETDs |
| Language | Portuguese |
| Detected Language | Portuguese |
| Type | info:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/masterThesis |
| Format | 115 f.| il. |
| Source | reponame:Repositório Institucional da UFSC, instname:Universidade Federal de Santa Catarina, instacron:UFSC |
| Rights | info:eu-repo/semantics/openAccess |
Page generated in 0.0122 seconds