Projeto de estruturas de armazenamento digital em um SoC para controle de irrigação

Dissertação (mestrado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2008. / Submitted by Thaíza da Silva Santos (thaiza28@hotmail.com) on 2011-02-11T02:34:45Z
No. of bitstreams: 1
2008_GilmaSilvaBeserra.pdf: 5686845 bytes, checksum: ac5dd711b5a4c7eecbf01752032e9f97 (MD5) / Approved for entry into archive by Luanna Maia(luanna@bce.unb.br) on 2011-03-24T14:41:35Z (GMT) No. of bitstreams: 1
2008_GilmaSilvaBeserra.pdf: 5686845 bytes, checksum: ac5dd711b5a4c7eecbf01752032e9f97 (MD5) / Made available in DSpace on 2011-03-24T14:41:35Z (GMT). No. of bitstreams: 1
2008_GilmaSilvaBeserra.pdf: 5686845 bytes, checksum: ac5dd711b5a4c7eecbf01752032e9f97 (MD5) / Neste trabalho foram projetados e implementados uma memória ROM de 256 bits, uma memória RAM de 128 bits e um banco com 16 registradores de 16 bits, em tecnologia CMOS 0.35 m, como veículos de validação preliminar de uma arquitetura contendo 2kB de ROM e 8 kB de RAM. Tais estruturas integram um Sistema em Chip (SoC) para comunicação sem fio em um sistema de controle de irrigação. Foram desenvolvidos os projetos arquitetural, elétrico e físico das unidades anteriormente citadas utilizando técnicas de projeto orientado à testabilidade. Esses módulos foram projetados e simulados utilizando ferramentas do CADENCE e atenderam às especificações previamente definidas. Após validadas, as estruturas foram enviadas para fabricação.
_________________________________________________________________________________ ABSTRACT / A 256-bit ROM, a 128-bit RAM, and a bank of sixteen 16-bit registers were implemented in a 0.35 m CMOS technology. The ROM and RAM memory capacity will be expanded to 2kBytes and 8 kBytes in order to integrate a System on Chip (SoC) for irrigation control on crops. An architecture that integrates and expands the memory according to a 16-bit RISC microprocessor datapath was also proposed. Design for Testability (DFT) techniques were also used. After simulation and validation with the CADENCE framework, the circuits were sent to fabrication.

Identiferoai:union.ndltd.org:IBICT/oai:repositorio.unb.br:10482/7194
Date08 1900
CreatorsBeserra, Gilmar Silva
ContributorsRocha, Adson Ferreira da
Source SetsIBICT Brazilian ETDs
LanguagePortuguese
Detected LanguagePortuguese
Typeinfo:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/masterThesis
Sourcereponame:Repositório Institucional da UnB, instname:Universidade de Brasília, instacron:UNB
Rightsinfo:eu-repo/semantics/openAccess

Page generated in 0.002 seconds