Os inversores multiníveis podem se beneficiar de filtros de saída reduzidos devido ao menor conteúdo harmônico do sinal sintetizado, dado que suas saídas possuem menores diferenças de tensão durante seu chaveamento. Sua desvantagem é causada pelo elevado número de chaves controladas normalmente necessário para seu funcionamento, e seus circuitos auxiliares. No objetivo de reduzir o número de chaves utilizadas em um inversor de sete níveis, uma nova topologia para um inversor de sete níveis de tensão é apresentada, construída a partir de duas fontes de tensão assimétricas conectadas em série e seis chaves semicondutoras. Este trabalho analisa os princípios de operação desta topologia e a lógica de chaveamento necessária para seu funcionamento. O arranjo proposto não oferece a possibilidade de redução de tensão sobre as chaves, conforme apresentado nas topologias clássicas de inversores com ponto neutro grampeado a diodo ou capacitor e de células em série, mas reduz a quantidade dos componentes necessários para a composição dos sete níveis, sendo possível utilizá-lo em inversores de baixa tensão, devido à seu menor tamanho e complexidade. O estudo apresenta a estrutura resultante em forma de um inversor monofásico por modulação de largura de pulso com disposição das portadoras em oposição de fase, com sete níveis igualmente espaçados, utilizando apenas seis chaves e duas fontes de tensão com alimentação assimétrica, em que a principal fonte tem o dobro da tensão da outra fonte. O funcionamento da topologia é verificado em simulação e implementação de protótipo de 860W. Uma outra versão também é apresentada analiticamente, com melhor grampeamento da tensão, utilizando oito chaves comandadas com uma lógica mais simplificada. Por fim, algumas propostas são sugeridas para a geração dos dois barramentos de tensão necessários. / Multilevel inverters can benefit from reduced output filters due to the lower harmonic content of the synthesized signal, since their outputs have lower voltage differences during their switching. Its disadvantage is caused by the high number of controlled switches and its auxiliary circuits normally required for its operation. In order to reduce the number of switches used in a seven-level inverter, a new topology for a seven level and its auxiliary circuits inverter is presented, constructed from two asymmetrical voltage sources connected in series and six semiconductor switches. This work analyzes the principles of operation of this topology and the switching logic required for its operation. The proposed arrangement does not offer the possibility of voltage reduction on the switches, as presented in the classical inverters topologies with diode or capacitor clamping or the series connected cells, but it reduces the amount of components necessary for the composition of the seven levels, being possible to use it in low voltages inverters, due to its smaller size and complexity. The study presents the resulting structure in the form of a single-phase inverter, using the pulse-width modulation with phase-contrast carriers technique, with seven equally spaced levels, using only six switches and two voltage sources with asymmetrical voltages, in which the main source has double the voltage of the other. The operation of the topology is checked with simulation and an implementation of a 860W prototype. Another version is also presented analytically, with better voltage clamping, using eight keys controlled with a more simplified logic. Finally, some proposals are suggested for the generation of the two necessary voltage rails.
| Identifer | oai:union.ndltd.org:IBICT/oai:repositorio.utfpr.edu.br:1/2783 |
| Date | 29 September 2017 |
| Creators | Meier, Martin Breus |
| Contributors | Gules, Roger, Gules, Roger, Péres, Adriano, Badin, Alceu Andre |
| Publisher | Universidade Tecnológica Federal do Paraná, Curitiba, Programa de Pós-Graduação em Engenharia Elétrica e Informática Industrial, UTFPR, Brasil |
| Source Sets | IBICT Brazilian ETDs |
| Language | Portuguese |
| Detected Language | English |
| Type | info:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/masterThesis |
| Source | reponame:Repositório Institucional da UTFPR, instname:Universidade Tecnológica Federal do Paraná, instacron:UTFPR |
| Rights | info:eu-repo/semantics/openAccess |
Page generated in 0.0022 seconds