Made available in DSpace on 2015-04-14T14:49:15Z (GMT). No. of bitstreams: 1
419172.pdf: 1716006 bytes, checksum: 12ab915fddf6a1624b946075ac6ba6d7 (MD5)
Previous issue date: 2009-01-16 / A grande quantidade de funcionalidades integradas aos equipamentos digitais atuais, como telefones celulares, handhelds, consoles de jogos e smart phones, vem criando diversos desafios a serem superados pelos projetistas destes sistemas. Entre estes desafios pode-se citar o aumento do desempenho e a flexibilidade, a diminui??o da pot?ncia consumida e a redu??o de custos. As atuais tend?ncias para desenvolvimento de sistemas complexos apontam para o uso de sistemas multiprocessados integrados em um ?nico chip (do ingl?s, Multiprocessor Systems-on-Chip - MPSoCs). MPSoCs s?o considerados uma solu??o apropriada para a realiza??o de sistemas eletr?nicos digitais de alta complexidade. A alta capacidade de computa??o paralela sozinha justifica tal afirmativa. Para utilizar eficientemente o grande n?mero de recursos existentes em MPSoCs se faz necess?ria a explora??o do espa?o de projeto em alto n?vel de abstra??o, de forma a avaliar diferentes alternativas de implementa??o em tempo adequado de desenvolvimento. Diversos s?o os esfor?os realizados tanto pela academia quanto pela ind?stria para superar os desafios inerentes ao desenvolvimento de tais sistemas. Entre as propostas consideradas para superar os desafios a maioria capitaliza no uso de duas t?cnicas: o aumento do reuso de m?dulos IP e o aumento do n?vel de abstra??o em que se faz a captura inicial do projeto. O uso de MPSoCs ? uma forma natural de aumentar o reuso de hardware e software. O presente trabalho aborda a modelagem de MPSoCs endere?ando a segunda destas t?cnicas: aumento de abstra??o na captura do projeto do sistema. Disponibiliza-se um modelo funcional em alto n?vel de abstra??o do hardware do sistema multiprocessado HeMPS, desenvolvido no ambiente comercial System Studio da empresa Synopsys.
A modelagem abstrata proposta propicia acelerar o tempo de simula??o do sistema e permite flexibilidade aumentada na explora??o do espa?o de projeto de aplica??es sobre o sistema HeMPS. O modelo gerado inclui m?ltiplas inst?ncias de um processador RISC, o Plasma, e uma rede de comunica??o intrachip, HERMES, e m?dulos de hardware acess?rios. O processador ? modelado a partir de um simulador do conjunto de instru??es, e a rede ? descrita no n?vel de abstra??o de transa??o. A modelagem inclui tamb?m parte de um n?cleo de sistema operacional multitarefa executando sobre os processadores do sistema HeMPS. Resultados iniciais mostram um ganho de at? tr?s ordens de magnitude em termos de tempo de simula??o, para o processador do sistema, quando comparado ? simula??o RTL deste.
| Identifer | oai:union.ndltd.org:IBICT/oai:tede2.pucrs.br:tede/5076 |
| Date | 16 January 2009 |
| Creators | Petry, Carlos Alberto |
| Contributors | Calazans, Ney Laert Vilar |
| Publisher | Pontif?cia Universidade Cat?lica do Rio Grande do Sul, Programa de P?s-Gradua??o em Ci?ncia da Computa??o, PUCRS, BR, Faculdade de Inform?ca |
| Source Sets | IBICT Brazilian ETDs |
| Language | Portuguese |
| Detected Language | Portuguese |
| Type | info:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/masterThesis |
| Format | application/pdf |
| Source | reponame:Biblioteca Digital de Teses e Dissertações da PUC_RS, instname:Pontifícia Universidade Católica do Rio Grande do Sul, instacron:PUC_RS |
| Rights | info:eu-repo/semantics/openAccess |
| Relation | 1974996533081274470, 500, 600, 1946639708616176246 |
Page generated in 0.0027 seconds