En las últimas décadas se ha podido apreciar una fuerte demanda en la miniaturización de los
circuitos integrados. Esta reducción de dimensiones tiene entre sus principales objetivos el
desarrollo de circuitos electrónicos de bajo consumo de energía, de manera que estos sean
aplicados en dispositivos electrónicos que empleen baterías de larga duración como marcapasos,
aparatos auditivos, celulares, laptops, etc. Por lo tanto, estos circuitos deben cumplir con
demandas tan importantes como operar con baja tensión de alimentación y bajo consumo de
potencia (Low Voltage-Low Power LV-LP).
Un tipo de Circuito Integrado que ha tenido que adaptarse a estas demandas son los circuitos
de referencia de tensión. Este bloque es esencial en muchos sistemas analógicos y de señal mixta,
ya que su tensión de salida se diseña para ser predecible y estable frente a las variaciones de
temperatura, de la tensión de alimentación, del proceso de su fabricación y debería tener poca
dependencia con respecto a la capacidad de carga. La presente tesis muestra el diseño de un circuito
de referencia de tensión en tecnología CMOS AMS 0.35 um. Dicho circuito debería cumplir las
demandas LV - LP y por ende, debería operar con una tensión de alimentación menor a 1.5 V y una
disipación de potencia en el orden de los microvatios.
| Identifer | oai:union.ndltd.org:PUCP/oai:tesis.pucp.edu.pe:20.500.12404/21997 |
| Date | 29 March 2022 |
| Creators | Holguin Cucalon, Jorge Alberto |
| Contributors | Campana Valderrama, Franco Renato |
| Publisher | Pontificia Universidad Católica del Perú, PE |
| Source Sets | Pontificia Universidad Católica del Perú |
| Language | Spanish |
| Detected Language | Spanish |
| Type | info:eu-repo/semantics/bachelorThesis |
| Format | application/pdf |
| Rights | info:eu-repo/semantics/openAccess, Atribución 2.5 Perú, http://creativecommons.org/licenses/by/2.5/pe/ |
Page generated in 0.0024 seconds