Les problématiques d'intégrabilité et de consommation des circuits sont au centre des spécifications des émetteurs pour la téléphonie mobile. L'architecture polaire est une alternative intéressante aux architectures cartésiennes pour réduire la consommation, la surface et la pollution de l'amplificateur de puissance (PA) sur la boucle à verrouillage de phase (PLL). Néanmoins, l'évolution des nouvelles normes de téléphonie mobile est allée de pair avec un élargissement de la bande passante des modulations, ce qui peut se montré critique pour l'architecture polaire. Les travaux de cette thèse se concentrent plus particulièrement sur le chemin de phase pour des modulations larges bandes, ce dernier étant moins étudié dans la littérature que le chemin d'amplitude par le PA. La modulation de phase large bande est réalisée directement par la PLL, qui reçoit en consigne à la fois le canal à adresser et la modulation qui est insérée en 2 points de la PLL. L'architecture de la PLL peut être analogique ou numérique. Grâce à des modèles événementiels développés sous Matlab, l'étude met en évidence certains phénomènes qui ne peuvent pas être observés par des modèles linéaires largement utilisés (Laplace, transformé en « z », …). L'étude identifie notamment, pour la PLL analogique, un phénomène de mélange du bruit avec la modulation dégradant fortement la qualité du signal. Ce travail propose une méthode de dimensionnement des filtres de modulation et de la fréquence de référence de la PLL pour résoudre ce problème. Pour la PLL numérique, un autre phénomène est identifié et amène à insérer la modulation en 3 points de la PLL. Finalement, une méthode de dimensionnement des banques de capacités dédiées à la modulation sur l'oscillateur est proposée. / Power consumption and integration are two key challenges of today mobile transmitter, especially for mobile phone applications. The polar architecture is an interesting alternative to classic architectures in order to reduce the power consumption, the silicon area and the pollution from the PA to the PLL. Unfortunately, the communication standards evolution such as LTE goes with a modulation bandwidth enlargement. This becomes critical for the use of polar architecture. Contrary to amplitude modulation done through the PA, phase modulation path through the PLL is less covered in literature. This phase modulation path which can be either analog or digital is the purpose of this work. Thanks to nonlinear event-driven models developed with Matlab, it has been possible to show some phenomenon which cannot be observed with widely used linear models (in Laplace or z-domain). For instance, in the fractional-N PLL, a mixing between the noise and the modulation signal strongly degrades the modulation performance. A method combining PLL sizing and modulation filtering is proposed to solve this issue. For the digital PLL, TDC gain estimation has a big impact on the EVM (Error Vector Magnitude) for wideband modulations and a solution is proposed which consists of converting the classical two-point modulator into a three-point modulator. Finally, an oscillator's capacitors banks sizing dedicated to the modulation is proposed.
| Identifer | oai:union.ndltd.org:theses.fr/2014GRENT026 |
| Date | 04 July 2014 |
| Creators | Kieffer, Julien |
| Contributors | Grenoble, Novakov, Emil, Houdebine, Marc |
| Source Sets | Dépôt national des thèses électroniques françaises |
| Language | French |
| Detected Language | French |
| Type | Electronic Thesis or Dissertation, Text |
Page generated in 0.0034 seconds