• Refine Query
  • Source
  • Publication year
  • to
  • Language
  • 1
  • Tagged with
  • 1
  • 1
  • 1
  • 1
  • 1
  • 1
  • About
  • The Global ETD Search service is a free service for researchers to find electronic theses and dissertations. This service is provided by the Networked Digital Library of Theses and Dissertations.
    Our metadata is collected from universities around the world. If you manage a university/consortium/country archive and want to be added, details can be found on the NDLTD website.
1

[en] FLOATING PRINT PROCESSOR: ANALYSIS AND DEVELOPMENT OF A BINARY FLOATING PRINT UNIT / [pt] PROCESSADOR DE PONTO FLUTUANTE: ANÁLISE DA ARITMÉTICA BINÁRIA FLUTUANTE E DESENVOLVIMENTO DE UMA UNIDADE

LUIZ FERNANDO GOMES SOARES 08 September 2009 (has links)
[pt] O processador de Ponto Flutuante se constitui em uma unidade aritmética projetada para se adaptar a qualquer processador de 8.16 ou 32 bits, fornecendo um conjunto de instruções suplementar para a realização de operações aritméticas em ponto flutuante de precisão simples ou dupla. Projetado de forma a executar corretamente com o processador central, seu uso proporciona uma alternativa à utilização de rotinas em ponto flutuante realizados por software, implicando em uma economia de tempo e custo. Sua utilização pode resultar em uma melhora de algumas ordens de grandeza na velocidade de execucuão de operações aritméticas. Este trabalho além do projeto de uma unidade de ponto flutuante, apresenta um estudo profundo e minucioso de vários algoritmos aritméticos, dando também uma contribuição sobre a comparação do uso destes algoritmos em vários tipos de arquitetura. / [en] The Floating Point Processor is an arithmetic unit designed to be connected to any 8, 16, or 32 bits central processor, providing a suplementar instructio set for the realization of double or simple precision floating point arithmetic operations. Implemented in order to execute concurrely with the central processor, its use is an alternative to the utilization of sftwere routines, with a cost and time saving. Its uitlizat can result a better performance of some orders of magnitude in the speed of execution of arithmetics operations. This thesis presents the implementation of a floating point unit, and a thorough study of several arithimetic of these algorithms on several possible architectures.

Page generated in 0.038 seconds