Σε αυτήν την εργασία μελετήθηκε και σχεδιάστηκε ένας ψηφιακά ελεγχόμενος ταλαντωτής (DCO) με σκοπό GSM εφαρμογή. Οι συχνότητες λειτουργίας κυμαίνονται στο φάσμα 1.6GHz – 2GHz με βήμα 20kHz. Ο θόρυβος φάσης ποσοτικοποιείται στα -160dB/Hz σε 20 MHz απόκλιση. Ο έλεγχος του DCO γίνεται πλήρως ψηφιακά επιτρέποντας την υλοποίηση πλήρους ψηφιακού βρόχου κλειδώματος φάσης (ADPLL) και καθολικού system on chip design (SoC). Ο ταλαντωτής καταναλώνει 4,5 mWatt με 3,76 mA ρεύμα σε 1.2 V τροφοδοσία. / A Digitally Controlled Oscillator is studied and designed for GSM application. The operating frequencies are 1.6-2GHz with tuning range of 400MHz and finest step size 20 KHz. A fully digital control is achieved form where arises the opportunity for fabrication of an All-Digital Phase Locked Loop (ADPLL) and the whole system on chip (SoC). The proposed DCO core consumes 3.76mA from a 1.2V supply.

Οι γεννήτριες τυχαίων αριθμών (ΓΤΑ) βρίσκονται στη ζωή του ανθρώπου εδώ και χιλιάδες χρόνια. Η πιο συχνή εφαρμογή τους είναι σε παιχνίδια που εμπεριέχουν τύχη, θεωρείστε για παράδειγμα το ζάρι που αποτελεί μια από τις πιο παλιές και πιο γνωστές γεννήτριες τυχαίων αριθμών. Ωστόσο με την πρόοδο της τεχνολογίας βρήκαν εφαρμογή και σε άλλους τομείς και κυρίως στην κρυπτογραφία, όπως για παράδειγμα στην ασφαλή μεταφορά δεδομένων στο διαδίκτυο ή στη διατήρηση της ασφάλειας ενός τοπικού δικτύου. Στα πλαίσια αυτής τη διπλωματικής θα δούμε τις κατηγορίες στις οποίες χωρίζονται οι ΓΤΑ καθώς επίσης και διάφορες πηγές τυχαιότητας γι’ αυτές. Στη συνέχεια θα επικεντρωθούμε στις Γεννήτριες Πραγματικά Τυχαίων Αριθμών και την εφαρμογή τους σε ολοκληρωμένα κυκλώματα όπως τα FPGA και θα δούμε κατάλληλες τεχνικές για την υλοποίηση τους. Έπειτα παρουσιάζουμε τη δομή και τη λειτουργία δύο γεννητριών που βασίζονται στην τεχνική που αξιοποιεί το jitter των ταλαντωτών. Η βασική τους διαφορά, η οποία κατ’ επέκταση επηρεάζει και το συνολικό σχεδιασμό, είναι ότι η μία έχει έναν αργό και ένα γρήγορο ταλαντωτή, ενώ η άλλη δύο γρήγορους ταλαντωτές. Στο στάδιο της υλοποίησης θα χρησιμοποιήσουμε τη γλώσσα περιγραφής υλικού VHDL και θα δούμε τη συμπεριφορά των σχεδιασμών μας όσον αφορά την επιφάνεια που καταλαμβάνουν και την ισχύ που καταναλώνουν για συγκεκριμένες τεχνολογίες FPGA. Επίσης θα ελέγξουμε τη στατιστική ποιότητα των ακολουθιών bit που παράγουν οι γεννήτριες μας για να επαληθεύσουμε την αποτελεσματική λειτουργία των σχεδιασμών μας. Τέλος θα συγκρίνουμε τις δύο ΓΠΤΑ που σχεδιάσαμε στους τομείς που μόλις αναφέραμε. / -

Η ανάγκη για ολοκληρωμένα κυκλώματα που λειτουργούν σε υψηλές συχνότητες/ταχύτητες πηγάζει από το γεγονός ότι οι τηλεπικοινωνιακές εφαρμογές νέας γενιάς βασίζονται στη μετάδοση και τη λήψη δεδομένων με πολύ μεγάλους ρυθμούς. Οι υλοποιήσεις των εφαρμογών αυτών σε τεχνολογίες πυριτίου παρουσιάζουν μεγάλες σχεδιαστικές προκλήσεις. Στα πλαίσια της παρούσης διδακτορικής διατριβής, έχοντας κατά νου τις παραπάνω προκλήσεις, αρχικά παρουσιάζεται μια αναλυτική διαδικασία για την εξαγωγή των παραμέτρων μετάδοσης διαφορικών γραμμών μεταφοράς υλοποιημένων σε τεχνολογία πυριτίου. Η μέθοδος αυτή βασίζεται στη χρήση των παραμέτρων σκέδασης μεικτού ρυθμού και έχει το πλεονέκτημα ότι εξάγει τα χαρακτηριστικά των διαφορικών γραμμών μεταφοράς χωρίς τη χρήση επαναληπτικών μεθόδων. Ένα άλλο θέμα που πραγματεύεται η παρούσα διατριβή είναι μια μεθοδολογία βαθμονόμησης (calibration) για την αύξηση της ακρίβειας ηλεκτρομαγνητικού εξομοιωτή στην εξαγωγή των παραμέτρων που έχουν παθητικά στοιχεία (γραμμές μεταφοράς και σπειροειδείς επαγωγοί υλοποιημένα σε τεχνολογία πυριτίου). Οι δύο παραπάνω μεθοδολογίες χρησιμοποιήθηκαν για τη σχεδίαση και την υλοποίηση πλήρως διαφορικού κατανεμημένου ταλαντωτή ελεγχόμενου από τάση σε τεχνολογία πυριτίου 0.35μm SiGe BiCMOS. Για τη ρύθμιση της συχνότητας χρησιμοποιείται η τεχνική της μεταβολής καθυστέρησης με την αρωγή θετικής ανάδρασης. Η συνεισφορά της παρούσης διδακτορικής διατριβής είναι ότι ο παραπάνω ταλαντωτής είναι ο πρώτος πλήρως ολοκληρωμένος κατανεμημένος διαφορικός ταλαντωτής. / The demand for high speed/high frequency integrated circuits stems from the fact that modern communication applications require high bit rate data transfer. The implementations of these applications on silicon based technologies impose several design challenges. This dissertation tries to address some of these issues. First, we propose a direct parameter extraction procedure for the case of symmetrical differential transmission lines. This method is based on the mixed-mode S-parameter theory and its main advantage is the fact that it doesn’t use any kind repetitive algorithms. Another issue that this dissertation addresses is a calibration methodology for the augmentation of the parameter extraction accuracy of high frequency passive elements (transmission lines and spiral inductors) when an electromagnetic simulator is used. The abovementioned methodologies were utilized in the design and implementation of a fully integrated differential distributed voltage controlled oscillator in a 0.35 μm SiGe BiCMOS technology. As a frequency tuning technique the delay variation by positive feedback is used. The main contribution of this dissertation is the fact that this oscillator is the first fully integrated differential distributed oscillator.

Οι ηλεκτρονικοί αρμονικοί ταλαντωτές είναι βαθμίδες με ευρεία εφαρμογή σε τηλεπικοινωνιακά συστήματα, σε συστήματα επεξεργασίας σήματος και σε ηλεκτρονικά ισχύος. Στην εργασία αυτή, προτείνεται μια νέα γενική τοπολογία ταλαντωτή πολλαπλών φάσεων, η οποία λειτουργεί στο πεδίο του υπερβολικού ημιτόνου. Κύρια πλεονεκτήματα είναι η δυνατότητα λειτουργίας σε περιβάλλον χαμηλής τάσης τροφοδοσίας και η ηλεκτρονική ρύθμιση της συμπεριφοράς του ταλαντωτή. Ως παράδειγμα σχεδίασης δίνεται ένας αρμονικός ταλαντωτής πολλαπλών φάσεων εξόδου 3ης/6ης τάξης, που η εξομοίωση της λειτουργίας του έγινε με τη χρήση του λογισμικού Analog Design Environment της Cadence. / Electronic harmonic oscillators are stages with wide application in telecommunication systems, in signal processing systems and power electronics. In this project, a new multiphase oscillator topology is proposed, designed to operate in sinh domain. Main advantages are the ability to operate at low voltage and the electronic tuning of the oscillator’s behavior. A multiphase sinusoidal oscillator, 3rd/6th order, is given as an example. The validity of the proposed methods is verified through simulation results using the Cadence Analog Design Environment software.