<p>Vår uppgift är att undersöka om vi kan förbättra utsignalens kvalité från ett digitalt TV-kort genom att översampla A/D-omvandlare. Vi kommer att programmera vår kod i en FPGA och i den finns enbart 3 stycken multiplikatorer lediga. Utgången från vårt filter ska ha samma frekvens som innan översamplingen, vi kommer därför att bygga ett FIR-filter som decimerar signalen. Vi valde detta filter för att kunna utnyttja symmetri och minimera antalet multiplikatorer. Vi använde ett filter med ordningen 44 vilket ger 45 koefficienter. Dessa koefficienter beräknades i Matlab med hjälp av funktionen ”firls” som minimerar energivärdet i stoppbandet.</p><p> </p><p>Vi utförde mätningar på SNR samt grupplöptiden. Dessa visade att SNR förbättrades endast 0,7 dB samt att grupplöptiden inte påverkades nämnvärt. För att kunna förbättra SNR och hitta felkällan som begränsar signalen gjorde vi följande åtgärder.</p><p> </p><ul><li>Fastställde att instrumenten verkligen kunde mäta så höga decibelvärden.</li><li>Att det inte finns några begränsningar på utgången.</li><li>Att det inte finns några störningar på ingången.</li><li>Ändrade koefficienter i filterkoden för att variera filtrets egenskaper.</li></ul><p> </p><p>De åtgärder vi gjorde förbättrade inte SNR på konstruktionen. På grund av tidsbrist kunde vi inte fortsätta våra undersökningar. Det vi skulle gjort från början är att skapa en testbänk till vår filterkod för att kunna verifiera att den fungerade. Vi kan inte med säkerhet fastställa att filtret verkligen fungerar enligt de initiala kraven. Vi skulle även försöka förbättra klockan till FPGA:n eftersom denna kan skapa klockjitter. Vi skulle även försöka skapa fler mätpunkter i kedjan, att kunna mäta signalen efter A/D-omvandlaren och direkt efter vårt filter.</p>

Vår uppgift är att undersöka om vi kan förbättra utsignalens kvalité från ett digitalt TV-kort genom att översampla A/D-omvandlare. Vi kommer att programmera vår kod i en FPGA och i den finns enbart 3 stycken multiplikatorer lediga. Utgången från vårt filter ska ha samma frekvens som innan översamplingen, vi kommer därför att bygga ett FIR-filter som decimerar signalen. Vi valde detta filter för att kunna utnyttja symmetri och minimera antalet multiplikatorer. Vi använde ett filter med ordningen 44 vilket ger 45 koefficienter. Dessa koefficienter beräknades i Matlab med hjälp av funktionen ”firls” som minimerar energivärdet i stoppbandet.   Vi utförde mätningar på SNR samt grupplöptiden. Dessa visade att SNR förbättrades endast 0,7 dB samt att grupplöptiden inte påverkades nämnvärt. För att kunna förbättra SNR och hitta felkällan som begränsar signalen gjorde vi följande åtgärder.   Fastställde att instrumenten verkligen kunde mäta så höga decibelvärden. Att det inte finns några begränsningar på utgången. Att det inte finns några störningar på ingången. Ändrade koefficienter i filterkoden för att variera filtrets egenskaper.   De åtgärder vi gjorde förbättrade inte SNR på konstruktionen. På grund av tidsbrist kunde vi inte fortsätta våra undersökningar. Det vi skulle gjort från början är att skapa en testbänk till vår filterkod för att kunna verifiera att den fungerade. Vi kan inte med säkerhet fastställa att filtret verkligen fungerar enligt de initiala kraven. Vi skulle även försöka förbättra klockan till FPGA:n eftersom denna kan skapa klockjitter. Vi skulle även försöka skapa fler mätpunkter i kedjan, att kunna mäta signalen efter A/D-omvandlaren och direkt efter vårt filter.

Detta arbete inleds med en översiktlig teoretiskt bakgrund om analog till digital-omvandlare(A/D-omvandlare). Vartefter arbetet beskriver två kända metoder för att transformera återkopplingsloopar konstruerade i den tidsdiskreta z-domänen till den tidskontinuerliga Laplace-domänen. En simulering genomfördes för att visa hur en av dessa metoder gav en förväntadbrusformning. Mätning av brus med diskret Fouriertransform beskrivs och en modell av en inkrementellsigma-delta A/D-omvandlare simuleras för att visa hur en enkel räknare kan användas i deci-meringen.

<p>Master thesis work at ITN (Department of Science and Technology) in the areas of A/D-construction and RF-circuit design. Major goal of project were to research suitable possibilities for implementations of direct conversion in transceivers operating in the 160MHz band, theoretic study followed by development of components in the construction environment Cadence. Suitable A/D- converter and other important parts were selected at the end of the theoretic study. Subsampling technique was applied to make A/D sample requirements more realistic to achieve. Besides lowering requirements on A/D-converter it allows a more simple construction, which saves more components than subsampling adds. Subsampling add extra noise, because of that an A/D-converter based on the RSD algorithm was chosen to improve error rate. To achieve high bit-processing rate compared to the used number of transistors, pipeline structure were selected as conversion method. The receiver was that part which gained largest attention because it’s the part which is most interesting to optimise. A/D-conversion is more difficult to construct than D/A conversion, besides there’s more to gain from eliminating mixers in the receiver than in the transmitter.</p>

Master thesis work at ITN (Department of Science and Technology) in the areas of A/D-construction and RF-circuit design. Major goal of project were to research suitable possibilities for implementations of direct conversion in transceivers operating in the 160MHz band, theoretic study followed by development of components in the construction environment Cadence. Suitable A/D- converter and other important parts were selected at the end of the theoretic study. Subsampling technique was applied to make A/D sample requirements more realistic to achieve. Besides lowering requirements on A/D-converter it allows a more simple construction, which saves more components than subsampling adds. Subsampling add extra noise, because of that an A/D-converter based on the RSD algorithm was chosen to improve error rate. To achieve high bit-processing rate compared to the used number of transistors, pipeline structure were selected as conversion method. The receiver was that part which gained largest attention because it’s the part which is most interesting to optimise. A/D-conversion is more difficult to construct than D/A conversion, besides there’s more to gain from eliminating mixers in the receiver than in the transmitter.