Made available in DSpace on 2014-06-12T17:35:26Z (GMT). No. of bitstreams: 2 arquivo2469_1.pdf: 9007648 bytes, checksum: 62c40e7e2139e238509354c049e4228b (MD5) license.txt: 1748 bytes, checksum: 8a4605be74aa9ea9d79846c1fba20a33 (MD5) Previous issue date: 2010 / Petróleo Brasileiro S.A. / Neste trabalho são apresentadas a descrição em linguagem VHDL e a implementa ção em FPGA de um amplificador sensível à fase (lock-in) e de um módulo de comunica ção CAN para o desenvolvimento de um sensor inteligente inspirado na família de padrões IEEE 1451. O amplificador sensível à fase é utilizado para detecção e condicionamento de sinais. Sua implementação em formato digital possibilita a utilização de técnicas de processamento digital de sinais. A síntese do amplificador utilizou apenas 6% dos recursos lógicos da FPGA escolhida, possibilitando a implementação de vários amplificadores em paralelo, na mesma FPGA. O módulo CAN implementado é capaz de se comunicar em rede com outros módulos CAN, disponíveis comercialmente. A utilização lógica do módulo CAN implementado foi comparada à do módulo HurriCANe, desenvolvido pela ESA. O funcionamento dos circuitos foi verificado com êxito a partir de simulações e de testes realizados após a implementação em FPGA. A interligação do módulo CAN ao amplificador lock-in foi realizada com sucesso, sendo ocupados apenas 14% dos recursos da FPGA