L'objectif de ces travaux de recherche est l'étude et le développement d'un système ICM embarqué en utilisant la méthodologie de conception conjointe afin de satisfaire ses contraintes spécifiques. Il en a découlé la constitution d'un système ICM complet intégrant un système d'acquisition OpenBCI et un système de traitement à base de FPGA. Ce système pourrait être utilisé dans des contextes variés : médicale (pour les diagnostiques précoces des pathologies), technologique (informatique ubiquitaire), industriel (communication avec des robots), ludique (contrôler un joystick dans les jeux vidéo), etc. Dans notre contexte d’étude, la plateforme ICM proposée a été réalisée pour assister les personnes à mobilité réduite à commander les équipements domestiques. Nous nous sommes intéressés en particulier à l'étude et à l'implémentation des modules de filtrage adaptatif et dynamique, sous forme d'un coprocesseur codé en HDL afin de réduire son temps d'exécution car c'est le bloc le plus critique de la chaine ICM. Quant aux algorithmes d'extraction des caractéristiques et de classification, ils sont exécutés par le processeur Nios-II sous son système d'exploitation en ANSI-C. Le temps de traitement d'un trial par notre système ICM réalisé est de l'ordre de 0.4 s/trial et sa consommation ne dépasse guère 0.7 W. / The main purpose of this thesis is to study and develop an embedded brain computer interface (BCI) system using HW/SW methodology in order to satisfy the system specifications. A complete BCI system integrated in an acquisition system (OpenBCI) and a hardware platform based on the FPGA were achieved. The proposed system can be used in a variety of contexts: medical (for early diagnosis of pathologies, assisting people with severe disabilities to control home devices system through thought), technological (ubiquitous computing), industrial (communication with Robots), games (control a joystick in video games), etc. In our study, the proposed ICM platform was designed to control home devices through the thought of people with severe disabilities. A particular attention has been given to the study and implementation of the filtering module, adaptive and dynamic filtering, in the form of a coprocessor coded in HDL in order to reduce its execution time as it is the critical block in the returned ICM algorithms. For the feature extraction and classification algorithms, they are executed in the Nios-II processor using ANSI-C language. The prototype operates at 200 MHz and performs a real time classification with an execution delay of 0.4 second per trial. The power consumption of the proposed system is about 0.7 W.