Aujourd’hui, les capteurs d’image CMOS sont quasi exclusivement architecturés autour de pixels analogiques. Une transition vers des pixels purement numériques permettrait d’améliorer significativement les performances des imageurs. Malheureusement, une telle approche est difficilement envisageable car elle entraine un pixel surdimensionné et inutilisable pour le marché grand public. Une des voies prometteuses pour résoudre ce problème d’intégration des pixels est de réfléchir non plus en deux dimensions (2D), mais en trois dimensions (3D), en répartissant les différentes fonctionnalités sur plusieurs wafers interconnectés.Ainsi, les travaux présentés dans ce manuscrit décrivent la conception d’un capteur d’image purement numérique en technologie CMOS 3D-IC 130 nm Tezzaron. Ce capteur est architecturé autour d’un pixel numérique intégrant une modulation sigma delta du premier ordre sur 10 bits de résolution maximale. L’étude exhaustive des différents blocs constituant le pixel nous a permis de proposer au final une solution garantissant une surface maitrisée de silicium : taille finale de pixel de 32,5 μm × 32,5 μm pour un facteur de remplissage de plus de 80 %. Au niveau des performances brutes, la simulation du pixel a révélé de bons résultats : consommation de 11 μA/pixel, rapport signal sur bruit de 60 dB, nombre effectif de bits d'environ 7,2 bits, non linéarité différentielle maximale et minimale de +1,37 /-0,73 (pour 10 bits) et une non linéarité intégrale maximale et minimale de +2,447/-3,5 (pour 10 bits). / Nowadays, CMOS image sensors are almost exclusively architectured around analog pixels. A transition to purely digital pixels would significantly improve the performances of imagers. Unfortunately, such an approach is difficult to consider because it causes an oversized and unusable pixel for the consumer market. One of the promising ways to solve this problem of pixel integration is to think not only in 2D dimensions, but in 3D dimensions by distributing the different functionalities on several interconnected wafers.Thus, the work presented in this manuscript describes the design of a purely digital image sensor in CMOS 3D-IC 130 nm Tezzaron technology. This sensor is architectured around a digital pixel integrating a first order sigma delta modulation on 10 bits of maximum resolution. The exhaustive study of the different blocks constituting the pixel allowed us to finally propose a solution guaranteeing a contained surface of silicon: final pixel size of 32.5 μm × 32.5 μm with a fill factor of at least 80 %. Regarding performances, the pixel simulations showed good results: 11 μA/pixel consumption, 60 dB signal-to-noise ratio, 7.2 effective number of bits, maximum and minimum differential nonlinearity of +1,37/-0,73 (for 10 bits) and a maximum and minimum integral nonlinearity of + 2,447/-3,5 (for 10 bits).