Made available in DSpace on 2014-01-25T01:01:05Z (GMT). No. of bitstreams: 1 000453324-Texto+Completo-0.pdf: 2410209 bytes, checksum: f4e4dbdab0416563f7afc5fbe9905155 (MD5) Previous issue date: 2013 / Currently, the use of multiprocessor systems on chip or MPSoCs are a trend in the electronic industry. Increasing numbers of processors and other Intellectual Property Cores (IP Cores) are integrated, which enable massive parallel processing, and allow achieving devices with increased performance. This trend to employ MPSoCs is driven, among other factors, by advances in networks on chip research, due to their higher scalability, when compared to other types of interconnection architectures. On the other hand, there is a growing demand for portable devices, with fierce competition for market shares of smartphones, tablets and ultrabooks, among other devices. However, increased performance in these devices leads to greater energy consumption. Such high consumption rates become a serious problem, because mobile platforms have limited amounts of energy available for immediate use. Therefore, the research of design techniques aimed at energy savings becomes relevant, once the evolution of energy source characteristics does not follow the evolution of electronic devices. Because a considerable amount of energy consumption in synchronous circuits is required for the generation, distribution and maintenance of the clock signal, this work capitalizes on the use of design techniques that avoid employing global clocks. One option to this consists in partitioning a complex electronic system into a set of synchronous modules that communicate asynchronously, in what are called globally asynchronous locally synchronous (GALS) systems. This Dissertation describes a proposal and the detailed design of a local clock generator circuit, which allows to produce and control the operating frequency of each module in a GALS system, the so called processing elements (PEs). This generator provides a mechanism for dynamically changing the module operating frequency (dynamic frequency scaling or DFS), which makes it able to save energy through the elimination of global clock distribution trees, as well as enabling localized reduction of the frequency of modules subject to reduced instantaneous computational demand. The generator was designed in a 65 nm technology from STMicroelectronics. Results from preliminary design evaluation show that the proposed circuit dissipates only 0,058 μW of static power and presents an average dynamic power dissipation around 159 μW. The area taken by the clock generator control circuit is 0,0024 mm2. This represents an area overhead which is only 5% of the area of a minimalist network on chip router. Such results indicate the feasibility of using the proposed generator for driving relatively small MPSoC modules. Thus, the work especially contributes to consolidate the viability of GALS systems. / Atualmente, o uso de sistemas multiprocessados em chip (do inglês Multiprocessor System-on- Chip ou MPSoCs) são uma tendência na indústria eletrônica. Integram-se números crescentes de processadores e outros módulos de propriedade intelectual (do inglês Intellectual Property Cores ou IPs), o que habilita processamento paralelo maciço, e permite o aumento de desempenho de dispositivos. Esta tendência pela utilização de MPSoCs é movida entre outros fatores pelos avanços nas pesquisas em redes intrachip, devido à maior escalabilidade destas, se comparadas a outras arquiteturas de interconexão. Por outro lado, há uma crescente demanda por dispositivos portáteis, com competição acirrada por fatias nos mercados de smartphones, tablets e ultrabooks, entre outros equipamentos. Contudo, o aumento do desempenho nestes dispositivos leva necessariamente a um maior consumo de energia. Este consumo elevado é um problema sério, pois plataformas portáteis atualmente dispõem de quantidade limitada de energia prontamente disponível. Assim, a pesquisa de técnicas de projeto com foco na economia de energia é necessária, visto que a evolução da capacidade de fontes de energia não acompanha o progresso de dispositivos eletrônicos no mesmo passo. Dado que parte significativa da energia consumida em circuitos síncronos reside na geração, distribuição e manutenção do sinal de relógio, este trabalho baseia-se no uso de técnicas de projeto que prescindem do uso de um relógio global. Uma opção consiste em dividir um sistema eletrônico complexo em um conjunto de módulos síncronos que se comunicam assincronamente, no que se denomina sistemas globalmente assíncronos e localmente síncronos (do inglês Globally Asynchronous Locally Synchronous ou GALS). Esta dissertação descreve a proposta e o projeto detalhado de um circuito gerador de relógio local, que permite produzir e controlar a frequência de operação de cada módulo processador de um sistema GALS, os chamados elementos de processamento (em inglês Processing Elements ou PEs). Este gerador disponibiliza um mecanismo para alteração dinâmica de frequência (em inglês Dynamic Frequency Scaling ou DFS), que o torna capaz de economizar energia através da eliminação de árvores globais de distribuição de relógio e da redução localizada da frequência em módulos com pouca demanda computacional instantânea.O gerador foi projetado em tecnologia 65 nm da STMicroelectronics. Resultados de avaliações preliminares mostram que o circuito proposto dissipa uma potência estática de apenas 0,058 μW e uma potência dinâmica média de apenas 159 μW. A área ocupada pelo circuito de controle do gerador é de 0,0024 mm2. Esta sobrecarga de área representa menos de 5% da área de um roteador de rede intrachip minimalista. Tais resultados indicam a factibilidade de uso do gerador proposto em módulos relativamente pequenos de MPSoCs. Assim, o trabalho contribui sobretudo para consolidar a viabilidade de sistemas GALS.

Made available in DSpace on 2014-05-10T02:01:10Z (GMT). No. of bitstreams: 1 000457714-Texto+Completo-0.pdf: 3058681 bytes, checksum: bf5c8f69d28b7aecb5cc89b8993abbc3 (MD5) Previous issue date: 2014 / Multiprocessor systems on chip (MPSoCs), using networks on chip (NoC) as the communication infrastructure, result from the continuous reduction in the transistors size and the need for increasing computational power. This increased computing capacity is obtained through the reuse of components (processors, memories, routers, etc. ), which also provides scalability, and simplifies the design process. MPSoCs with hundreds of processing elements (PEs) follows the Moore's law, and according to the ITRS 2011 it is predicted up to 1000 PEs in a single chip at the end of 2025. This estimation is driven mainly by the telecommunications and multimedia market, which includes devices such as smartphones and mobile computers. Such devices require systems able to execute a wide range of applications, with different performance requirements. Thus, the system must be able to provide quality of service (QoS) to applications, and adjust the resources usage at runtime. Literature proposais provide runtime QoS adaptation taking finto consideration the use of only one or two QoS techniques. Considering the application diversity that may execute in MPSoCs, applications may have different QoS requirements, requiring more computing resources, communication resources, or both simultaneously. Therefore, this work aims to explore different QoS levels addressing four different adaptive QoS techniques managed at runtime according to the soft real-time applications' requirements. It is assumed that the MPSoC is partitioned in regions, named clusters, with one manager PE per cluster. This adaptive management is controlled through a heuristic that is executed by the OS of each cluster manager. A hybrid monitoring infrastructure provides the necessary information for the adaptive heuristic. This infrastructure is divided in two hierarchical levels, being scalable and with an intrusion levei that corresponda, in the worst case, to 0. 8% of the link utilization. The runtime adaptive QoS management acta in computing, communication, or both, enabling soft real time applications to restore their performance after detected a performance decrease by monitoring. Furthermore, a debugging tool for NoC-based MPSoCs is proposed in this work. This tool provides a communication protocol level debugging, and helps the process of implementation, validation and extraction of results of new system protocols. / Sistemas multiprocessados em chip (MPSoCs), baseados em redes em chip (NoCs), são resultados da contínua redução no tamanho dos transistores e na busca por um crescente poder computacional. Este aumento da capacidade de computação é alcançado através da replicação de componentes (processadores, memórias, roteadores, etc. ),o que também fornece escalabilidade e simplifica o projeto. A estimativa de MPSoCs com elevado número de processadores acompanha a lei de Moore, e segundo o ITRS 2011 são previstos até 1000 elementos de processamento (PE) em um único chip até o ano de 2025. Esta estimativa é impulsionada principalmente pela mercado de telecomunicações e multimídia, que inclui dispositivos como smarthphones e computadores móveis. Este tipo de emprego de MPSoCs exige que tais sistemas sejam capazes de suportar uma variada gama de aplicações e com diversos requisitos de desempenho. Assim, o sistema deve ser capaz de fornecer qualidade de serviço (QoS) para as aplicações e ajustá-la em tempo de execução. As propostas atuais da literatura visam fornecer adaptação de QoS em tempo de execução levando em consideração o uso de poucas ou de somente uma técnica de QoS. Observada a variedade de aplicações é claramente perceptível que certas aplicações possuem requisitos diferenciados de QoS, podendo requisitar mais recursos de computação, comunicação, ou ambos simultaneamente. Portanto, este trabalho propõe explorar diferentes níveis de QoS através do uso de quatro diferentes técnicas adaptativas de QoS que são gerenciadas em tempo de execução de acordo com os requisitos das aplicações. O gerenciamento é distribuído através do particionamento do MPSoC em regiões, denominadas clusters, havendo um PE responsável pela gerência de cada cluster. Este gerenciamento adaptativo é realizado através de uma heurística que é executada em cada sistema operacional gerente de cluster. Uma infraestrutura de monitoramento híbrido fornece as informações necessárias para a heurística adaptativa. Esta infraestrutura é dividida em dois níveis hierárquicos, sendo escalável e com um nível de intrusão que corresponde no pior caso a 0,8% de utilização do enlace da NoC. O gerenciamento adaptativo de QoS em tempo de execução age na computação, comunicação ou em ambos e faz com que aplicações de tempo real flexíveis possam restaurar seu desempenho após detectado uma queda do mesmo pelo monitoramento. Neste trabalho é também proposta uma ferramenta de depuração para MPSoCs baseados em NoC, esta ferramenta fornece depuração no nível de protocolo de comunicação ente os PEs, e facilita o processo de implementação, validação e obtenção de resultados de novos protocolos para o sistema.

Made available in DSpace on 2014-05-10T02:01:11Z (GMT). No. of bitstreams: 1 000457720-Texto+Completo-0.pdf: 1953741 bytes, checksum: 6ec1fd7c64db87bf06e50c9e430a7c7f (MD5) Previous issue date: 2014 / The industry for decades has increased the clock rate to answer the need of performance. Reaching a physical limitations in terms of heat, the new chosen axis to increase performance is to scale the number of processing elements. To deal with that scaling number of processing elements, more and more important are the methodologies to support the design of MPSoCs. Approaches like simulation and FPGA-based prototyping are too expensive and timing consuming. Therefore, techniques like Analytical Models represent important alternatives to the previous consuming approaches. However, these architecture models are difficult to build and characterize. In addition, emerging MPSoC topologies lack analytical models. Due to that, this work proposes an analytical model to support designers in common tasks of the design process like application mapping and prototypes generation. / Durante décadas, a indústria aumentava a frequência de operação dos processores para responder às necessidades de desempenho. Após atingir uma limitação física em termos de geração de calor, o novo eixo escolhido para explorar desempenho foi escalar o número de elementos de processamento. Para lidar com o crescente número de elementos de processamento, cada vez mais são importantes as metodologias para auxiliar os projetistas no desenvolvimento de sistemas multiprocessados. Abordagens baseadas em simulação e prototipação em FPGA são onerosas pois demandam muitos recursos, tais como projetistas e tempo. Por isso, técnicas baseadas em modelos analíticos ganham visibilidade como alternativas para essas abordagens onerosas. Porém, modelos analíticos possuem desvantagens, como a dificuldade de modelar e caracterizar diferentes arquiteturas. Além disso, topologias emergentes de sistemas multiprocessados carecem de modelos analíticos. Levando esse cenário em conta, este trabalho propõe um modelo analítico que suporta atividades comuns de projetistas tais como mapeamento de aplicações e geração de protótipos de sistemas multiprocessados.

Made available in DSpace on 2014-05-21T02:01:42Z (GMT). No. of bitstreams: 1 000458144-Texto+Completo-0.pdf: 2848899 bytes, checksum: aca140c6eed44d36131ec75411489b42 (MD5) Previous issue date: 2014 / Communication plays a crucial role in high performance design of Multiprocessor Systems-on-Chips (MPSoCs). Accordingly, Networks-on-Chip (NoCs) have been proposed as a solution to deal with the global communication of complex MPSoCs. NoC-based architectures are characterized by various tradeoffs related to structural characteristics, performance specifications, and application demands. Additionally, wire delay and power dissipation are rising as the number of cores over a 2D (two-dimensional) plane increases. One of the reasons for that is the long network diameter and overall communication distance. In this scenario, 3D (three-dimensional) Integrated Circuit (IC) technology applied to NoC architectures allows greater device integration, shorter interconnection, and it aims to reduce the length and number of global interconnections (interconnections among every processing element), which directly influences on the communication performance and allows opportunities for chip architecture innovations. Moreover, 3D NoC-based architectures appear as alternative to reduce network latency, energy consumption and area footprint in comparison to 2D NoC topologies. Albeit a wide variety of technologies is available for 3D interconnection, the employment of Through Silicon Vias (TSVs) is a feasible approach for the interconnection between stacked layers. However, the drawback for current 3D technologies is that TSVs are usually very expensive in terms of silicon area limiting their usage. This work presents a 3D mesh NoC architecture called Lasio, exploring architectural impacts of 3D versus 2D NoC topologies on latency, throughput, and buffers occupancy. It also analyzes the influence of buffer depth on communication latency and on application latency. Such evaluations considered varied network parameters, such as traffic patterns, buffer depth, TSVs serialization level, and a range of packet sizes. Besides, during this work, it was implemented a TSV serialization scheme on the Lasio NoC, and it was analyzed the impact of such serialization scheme on area cost, power dissipation, network and application latency, and occupancy on buffers of input ports for a 4x4x4 3D mesh NoCs with different serialization degrees. Experimental results show that, in average, 3D topologies minimize 30% the application latency and increase 56% the packets throughput, when compared to 2D topologies. In addition, this work highlights that when applying an appropriate buffer depth, the application latency is reduced up to 3. 4 times for 2D topologies and 2. 3 times for 3D topologies. Additional results demonstrate that NoCs 3D approach reduce the links occupancy when compared to 2D counterpart, which potentially leads to higher throughput and more dissipation power and latency efficiency. Moreover, results also demonstrate that the proposed serialization scheme allows reducing TSVs usage with low performance cost, displaying the potential benefits of the scheme in 3D NoC-based MPSoCs. / Comunicação desempenha papel fundamental em projetos de Sistemas Multiprocessados em Chips (MPSoCs, do inglês Multiprocessor Systems-on-Chips). Desta maneira, Redes Intrachip (NoCs, do inglês Networks-on-Chips) têm sido propostas como solução para a comunicação global em MPSoCs complexos. Arquiteturas baseadas em NoCs são caracterizadas por vários compromissos relacionados a características estruturais, a especificações de desempenho e a demandas da aplicação. Adicionalmente, o atraso na comunicação e a dissipação de potência estão aumentando conforme o número de núcleos em uma camada 2D (bidimensional) aumenta. Uma das razões para isso é o longo diâmetro da rede e a distância de comunicação entre núcleos. Neste cenário, a tecnologia de Circuito Integrado (CI) 3D (tridimensional) aplicada às arquiteturas do tipo NoC permite maior integração entre dispositivos e com interconexões menores, e possibilita também reduzir o tamanho e o número de interconexões globais (conexões entre todos os elementos de uma rede), o que, por sua vez, influencia diretamente o desempenho da comunicação e permite oportunidades para inovações em arquiteturas de chips. Ademais, arquiteturas baseadas em NoCs 3D aparecem como alternativa à redução de indicadores como latência, consumo de energia e área quando comparadas às topologias de NoCs 2D. Embora existam diversas tecnologias disponíveis para interconexões em redes 3D, a utilização de Through Silicon Vias (TSVs) é uma abordagem viável como interconexão entre camadas empilhadas. Entretanto, a desvantagem que a TSV ocasiona nas atuais tecnologias 3D é que tais interconexões são geralmente custosas em termos de área de silício, o que acarreta limitações no seu uso. Este trabalho apresenta uma arquitetura de NoC 3D do tipo malha chamada Lasio, explorando impactos arquiteturais e comparando duas topologias, uma 3D e outra 2D, em termos de latência, vazão e ocupação de buffers. O presente trabalho também analisa a influência da profundidade dos buffers de entrada das portas dos roteadores nas latências de comunicação e de aplicação. Tais avaliações consideraram diferentes parâmetros de rede, como por exemplo, padrões de tráfego, profundidade dos buffers, nível de serialização das TSVs e uma variedade de tamanhos de pacotes. Além disso, durante este trabalho, foi implementado um esquema de serialização de TSV na Lasio. Em seguida, foi analisado o impacto de diferentes níveis de serialização no custo de área, na dissipação de potência, nas latências de rede e de aplicação e na ocupação dos buffers de entrada das portas de cada roteador em uma NoC 3D 4x4x4 do tipo malha. Dentre os resultados alcançados durante este trabalho, foi verificado que topologias 3D quando comparadas a topologias 2D minimizam em 30% a latência de aplicação e aumentam 56% a vazão dos pacotes. Além disso, este trabalho salienta que quando é aplicado um tamanho de buffer apropriado, a latência de aplicação é reduzida até 3,4 vezes para topologias 2D e 2,3 vezes para topologias 3D. Resultados adicionais demonstram que NoCs 3D reduzem mais a ocupação das conexões internas quando comparadas com NoCs equivalentes 2D, o que potencialmente permite maior vazão e maior eficiência com relação à dissipação de potência e latência. Ademais, os resultados também demonstraram que o esquema de serialização proposto permite reduzir o uso de TSVs com uma baixa perda de desempenho, o que ressalta potenciais benefícios do esquema em MPSoCs baseados em NoCs 3D.

Made available in DSpace on 2013-08-07T18:43:42Z (GMT). No. of bitstreams: 1 000449233-Texto+Completo-0.pdf: 5384117 bytes, checksum: e5e7f7074f9334b3b3534e2949e5bfe7 (MD5) Previous issue date: 2012 / Modern MPSoC systems use resources previously available only in general purpose computers providing more functionalities for the applications. The architectural evolution enables more resources to be implemented on these embedded systems and determines an increased complexity of new hardware and software designs. In addition to the increased design complexity of current MPSoC systems, it is evident the difficulty in efficient use of computational resources found on such platforms. As well as the determinism and response time prioritized in many embedded systems, the programmability of MPSoCs is very relevant. Thus, well-defined software interfaces help developers to create applications that utilize optimally the computational resources found in these systems. Most embedded applications are divided into tasks and statically mapped to processing elements at design time, in order to optimize a set of pre-stablished metrics. However, the dynamic nature of new applications requires efficient strategies for the dynamic mapping and task migration to be implemented. In this context, this thesis presents a model for dynamic applications and distributed management of these in homogeneous MPSoC systems. The system management uses task migration concepts and timing constraints, where tasks characterization parameters’ are used in scheduling decision making and optimization at runtime. In this work we used a homogeneous MPSoC architecture, consisting of processing elements with a local memory interconected by a NoC. This environment allows the execution of applications managed by a distributed operating system that implements the proposed model and offers many services for the development and optimization of embedded applications. Many works in this field make use of a centralized manager to perform the system optimization at runtime, however such solutions tend to be not very scalable. Results show that the use of distributed managers present greater efficiency in systems with a large number of processing elements and tasks, with a reduction in the system stabilization time and reduction of deadline misses for applications with realtime constraints. / Sistemas MPSoC modernos fazem uso de recursos que eram disponibilizados apenas em computadores de propósito geral provendo mais funcionalidades para as aplicações. A evolução arquitetural possibilita que mais recursos sejam implementados nestes sistemas embarcados e determina um aumento na complexidade dos novos projetos de hardware e software. Além do aumento da complexidade de projeto em sistemas MPSoC atuais, torna-se evidente a dificuldade na utilização eficiente dos recursos computacionais encontrados em tais plataformas. Assim como o determinismo e o tempo de resposta priorizado em muitos sistemas embarcados, a programabilidade de MPSoCs é muito relevante. Dessa forma, interfaces bem definidas de software ajudam o desenvolvedor a criar aplicações que utilizam de maneira otimizada os recursos computacionais encontrados nestes sistemas.A maior parte das aplicações embarcadas são divididas em tarefas e estaticamente mapeadas a elementos de processamento em tempo de projeto, de forma a otimizar um conjunto de métricas pré-estabelecidas. No entanto, a natureza dinâmica de novas aplicações estabelece que estratégias eficientes de mapeamento dinâmico e migração de tarefas sejam implementadas. Neste contexto, esta tese apresenta um modelo para aplicações dinâmicas e gerenciamento distribuído destas em sistemas MPSoC homogêneos. O gerenciamento do sistema faz uso dos conceitos de migração de tarefas e restrições temporais, onde parâmetros de caracterização das tarefas são utilizados nas tomadas de decisão de escalonamento e otimização em tempo de execução. Neste trabalho é utilizada uma arquitetura MPSoC homogênea, composta por elementos de processamento com memórias locais interconectados por uma NoC. Este ambiente permite a execução de aplicações gerenciadas por um sistema operacional distribuído que implementa o modelo proposto e oferece diversos serviços para o desenvolvimento e otimização de aplicações embarcadas. Muitos trabalhos na área fazem uso de um gerente centralizado para realizar a otimização do sistema em tempo de execução, no entanto tais soluções tendem a ser pouco escaláveis. Os resultados obtidos mostram que o uso de gerentes distribuídos apresentam maior eficiência para sistemas com um grande número de elementos de processamento e tarefas, com redução nos tempos de estabilização do sistema e redução nas perdas de deadline para aplicações com restrições de tempo real.

Dissertação (mestrado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2012. / Submitted by Albânia Cézar de Melo (albania@bce.unb.br) on 2013-06-12T12:40:19Z No. of bitstreams: 1 2012_ThiagoFerreiraPortela.pdf: 1500626 bytes, checksum: 10f510c28cb5e25ff7f23f598a18d0a0 (MD5) / Approved for entry into archive by Guimaraes Jacqueline(jacqueline.guimaraes@bce.unb.br) on 2013-06-17T11:27:59Z (GMT) No. of bitstreams: 1 2012_ThiagoFerreiraPortela.pdf: 1500626 bytes, checksum: 10f510c28cb5e25ff7f23f598a18d0a0 (MD5) / Made available in DSpace on 2013-06-17T11:27:59Z (GMT). No. of bitstreams: 1 2012_ThiagoFerreiraPortela.pdf: 1500626 bytes, checksum: 10f510c28cb5e25ff7f23f598a18d0a0 (MD5) / Este trabalho propõe um novo método de estimação de erros de temporização para sistemas ópticos com multiplexação em polarização, detecção coerente e modulação de fase por chaveamento em quadratura (dual-polarization quadrature phase-shift keying - DP-QPSK). Em tais sistemas, a recuperação de relógio e a equalização são operações cruciais do processo de recuperação da informação transmitida e possuem uma relação de interdependência: a equalização depende da correta amostragem do sinal, enquanto a recuperação de relógio requer a pré-compensação das distorçõe lineares para obter desempenho satisfatório. O algoritmo proposto resolve esse problema por meio da cooperação entre equalização e recuperação de relógio, utilizando os coeficientes de um equalizador adaptativo para estimar o erro de temporização do sinal recebido. O desempenho do algoritmo proposto foi validado e comparado ao desempenho do algoritmo de Gardner utilizando dados experimentais gerados por um sistema óptico DP-QPSK, operando à taxa de 112 Gb/s. Os dados experimentais foram cedidos pela Ericsson-Alemanha e processados de modo on-line, utilizando o software de simulação Matlab. O algoritmo proposto conseguiu sincronizar o relógio em todos os casos ava- liados, inclusive nas situações em que o algoritmo de Gardner se mostrou incapaz. No entanto, apresentou uma leve penalidade em comparação ao mesmo sinal sem erro de temporização. Ademais, constatou-se que o per´ıodo de convergência da sincronização realizada pelo algoritmo está diretamente relacionado ao comprimento do equalizador. O algoritmo proposto se mostrou uma alternativa interessante para sistemas ópticos DP-QPSK. ______________________________________________________________________________ ABSTRACT / This work proposes a novel method of timing error estimation in polarization multi- plexed quadrature phase-shift keying (DP-QPSK) optical systems that employ coherent detection. In these systems, clock recovery and equalization are two crucial operations of the information recovery process that are interdependent: equalization depends on the correct signal sampling, whereas clock recovery requires a previous linear distorti- ons’ compensation for a satisfactory performance. The proposed algorithm solves this problem by collaboration between equalization and clock recovery processes, using the equalizer coefficients to estimate the received signal timing error. The performance of the proposed algorithm was validated and compared to the per- formance of the Gardner algorithm using experimental data, generated by DP-QPSK optical systems, transmitting at 112 Gb/s. These data were provided by Ericsson- Germany and processed offline, using Matlab simulation software. The proposed al- gorithm managed to synchronize the clock in all evaluated cases, including the cases where the Gardner algorithm failed. However, it presented a slight penalty comparing to the same signal without the timing error. Also, it was found that the synchroniza- tion convergence time is directly related to the equalizer length. Thus, the proposed algorithm is an interesting alternative for DP-QPSK optical systems.

Dissertação (mestrado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2008. / Submitted by Thaíza da Silva Santos (thaiza28@hotmail.com) on 2010-02-27T04:20:29Z No. of bitstreams: 1 Dissert_Leoncio Dutra.pdf: 1431252 bytes, checksum: 9052b3333431d0cf96ed79b1b91e6cdd (MD5) / Approved for entry into archive by Lucila Saraiva(lucilasaraiva1@gmail.com) on 2010-03-01T23:15:07Z (GMT) No. of bitstreams: 1 Dissert_Leoncio Dutra.pdf: 1431252 bytes, checksum: 9052b3333431d0cf96ed79b1b91e6cdd (MD5) / Made available in DSpace on 2010-03-01T23:15:07Z (GMT). No. of bitstreams: 1 Dissert_Leoncio Dutra.pdf: 1431252 bytes, checksum: 9052b3333431d0cf96ed79b1b91e6cdd (MD5) Previous issue date: 2008-02-29 / Este trabalho visa a implementação e análise de um ambiente formado por redes WiMAX e MetroEthernet. A rede WiMAX oferece acesso de banda larga sem fio com capacidade ampla de cobertura de transmissão para áreas dispersas. Essa rede, no entanto irá permitir a interconexão com redes MetroEthernet, com aplicabilidade principalmente para órgão públicos e de pesquisa, que proporcionam uma infra-estrutura óptica moderna e de alta velocidade com conexão de até 10Gbps. O mapeamento aqui apresentado trata de uma implementação de Qualidade de Serviço (QoS) baseada na crescente demanda por banda para trafegar aplicativos como dados, vídeo e voz no cenário apresentado anteriormente. O ambiente de teste implementado, condizente com a arquitetura de uma rede MetroEthernet e WiMAX, nos possibilitou obter métricas de configuração e mapeamento de Qualidade de Serviço (QoS) para as futuras redes da INFOVIA. Os resultados obtidos foram amplamente positivos baseados nas métricas de Qualidade de Serviço. Até a elaboração deste trabalho não existe um estudo teórico e prático das características de tráfego de tempo real em redes WiMAX inter-conectando MetroEthernet no Brasil. _________________________________________________________________________________________ ABSTRACT / This work aims the implementation and analysis of an environment formed by WiMAX and MetroEthernet networks. WiMAX offers unwired broadband access with high capacity of data transmission for dispersed areas. This network, however will allow the interconnection of MetroEthernet, with public agencies and research centers, providing a modern optical infrastructure and high speed connection up to 10Gbps. The mapping herein presented deals with an implementation of Quality of Service (QoS) based in the increasing demand for band to allow data, video and voice traffic previously presented in the above scenario. The testbed deals with the architecture of a MetroEthernet and WiMAX network, which made possible obtaining new metrics for configuration and mapping of Quality of Service (QoS) for future INFOVIA networks. The results are widely positive and are based on QoS metric ones. Until the elaboration of this work a theoretical and practical study of the characteristics of real time traffic in WiMAX interconnecting MetroEthernet networks in Brazil does not exist.

Tese (doutorado)—Universidade de Brasília, Departamento de Engenharia Elétrica, 2013. / Submitted by Albânia Cézar de Melo (albania@bce.unb.br) on 2013-10-07T13:28:32Z No. of bitstreams: 1 2013_AnaRegiaMendoncaNeves.pdf: 3035613 bytes, checksum: 71893ca3aeb5b203f73b5f6f7bca28c0 (MD5) / Approved for entry into archive by Guimaraes Jacqueline(jacqueline.guimaraes@bce.unb.br) on 2013-10-07T15:23:06Z (GMT) No. of bitstreams: 1 2013_AnaRegiaMendoncaNeves.pdf: 3035613 bytes, checksum: 71893ca3aeb5b203f73b5f6f7bca28c0 (MD5) / Made available in DSpace on 2013-10-07T15:23:06Z (GMT). No. of bitstreams: 1 2013_AnaRegiaMendoncaNeves.pdf: 3035613 bytes, checksum: 71893ca3aeb5b203f73b5f6f7bca28c0 (MD5) / As técnicas tradicionais de recomendação não consideram as preferências do usuário de acordo com o contexto no qual está inserido. Não obstante, os sistemas de recomendação que agregam elementos contextuais são geralmente baseados em descrições sintáticas ou em valores numéricos informados explicitamente pelo usuário, o que pode gerar recomendações fora do domínio desejado, além de limitar a transparência do sistema quanto a interação usuário-ambiente, um dos principais objetivos da Computação Pervasiva. Deste modo, para que o processo de recomendação seja personalizado e transparente ao usuário, faz-se necessária uma aplicação que ltre proativamente o conteúdo das informações conforme contexto corrente e às preferências do usuário. Neste sentido, o objetivo deste trabalho é propor uma arquitetura baseada no paradigma de agentes de software, que permita a extração incremental de padrões comportamentais semanticamente relacionados pela aplicação da Teoria de Propagação da Ativação da Memória, possibilitando a oferta de informações contextualizadas aos usuários em ambientes distintos, como em um campus universitário. A prova de conceito da arquitetura proposta foi realizada pelo desenvolvimento de uma aplicação denominada eAgora?, a qual foi utilizada em um cenário de recomendação de eventos acadêmicos e culturais no campus Darcy Ribeiro da Universidade de Brasília. ______________________________________________________________________________ ABSTRACT / Traditional recommendation techniques don't consider user's preferences according to context. Nevertheless, the recommendation systems that add contextual elements are often based on syntactic descriptions and numerical values, which are explicitly informed by users. As a result, recommen- dation outside the desired domain can be generated. Also the Pervasive Computing major goal can be limited by the system transparency. Thus, for a transparent and customized recommendation process it is necessary an application that proactively lters the information content according to the current context and user's preferences. This research aims to propose an architecture based on the agents paradigm, that enables incremental extraction of semantically related behaviour patterns. Also, the use of Spreading Activation Theory of Memory enables that contextual information is o ered in distinct environments, e.g., the university campus. The proposed architecture has been validated through the development of eAgora? application, which is used in academic and cultural events recommendation at the Darcy Ribeiro Campus of the Brasília University.

Dissertação (mestrado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2010. / Submitted by Albânia Cézar de Melo (albania@bce.unb.br) on 2011-05-02T14:18:25Z No. of bitstreams: 1 2010_AdrianaSilvaNeiva.pdf: 1474012 bytes, checksum: f28791658ed66c4220f7be93f32ae233 (MD5) / Approved for entry into archive by Daniel Ribeiro(daniel@bce.unb.br) on 2011-05-25T02:10:00Z (GMT) No. of bitstreams: 1 2010_AdrianaSilvaNeiva.pdf: 1474012 bytes, checksum: f28791658ed66c4220f7be93f32ae233 (MD5) / Made available in DSpace on 2011-05-25T02:10:00Z (GMT). No. of bitstreams: 1 2010_AdrianaSilvaNeiva.pdf: 1474012 bytes, checksum: f28791658ed66c4220f7be93f32ae233 (MD5) / Esta dissertação de mestrado apresenta um estudo comparativo de desempenho em ambiente tradicional e virtualizado aplicado a banco de dados em plataforma x86. O objetivo deste trabalho é identificar a sobrecarga de uso de recursos computacionais em banco de dados decorrente da virtualização. Por meio de estudo comparativo foram realizados testes e análises para identificar o real impacto da camada de virtualização em relação à capacidade de tratar transações em banco de dados. _________________________________________________________________________________ ABSTRACT / This dissertation presents a comparative study of performance in traditional and virtualized servers applied to the database on x86 platform. The objective is to identify the overhead of using computing resources in the database due to virtualization. Through comparative study tests and analysis were conducted to identify the real impact of virtualization layer over the ability to handle transactions in the database.

Esta tese teve por objetivo investigar o desenvolvimento de uma ferramenta digital que auxilie professores na construção do seu plano de aula. O estudo conta com três capítulos que constituem o arcabouço teórico do problema de pesquisa e proporcionam juntos uma melhor compreensão do fenômeno que está sendo abordado. Os capítulos serão os seguintes: no Capítulo 1 a acessibilidade é apresentada, abordando os processos acessíveis de produtos, arquitetônicos e de comunicação, identificando barreiras existentes até hoje, mesmo com implantação de políticas públicas de apoio a derrubada dessas barreiras. Também são apresentadas comunicações alternativas que auxiliam sujeitos a recuperar a interação entre pares. Por último são mostrados software disponíveis e que dão suporte a familiares e professores que funcionam como um integrador dessas barreiras enfrentadas. No Capítulo 2 são apresentadas e discutidas práticas docentes na construção de planos de aula e materiais didáticos. A proposta desse capítulo é explicar o que são planos de aula, a partir das referências em autores como se elabora planos de aula e quais os recursos que podem ser utilizados. E por fim, o Capítulo 3 mostra um breve apanhado sobre Sistemas de Recomendação, um tipo de tecnologia capaz de recuperar e sugerir itens de interesse do usuário. No Capítulo 4, apresenta-se a proposta de desenvolvimento da ferramenta para auxílio a professores e as propostas metodológicas de desenvolvimento, de coleta e análise de dados para a presente tese. No Capitulo 5 são feitas as considerações finais da pesquisa além de estudos futuros. Trabalhar e compartilhar em sala de aula as diferenças, necessidades dos alunos e dos professores que por vezes mostram-se por desafios enfrentados no dia a dia. Alguns desses desafios enfrentados pelo professor, podem ser observados no momento da preparação da aula. Afim de otimizar o processo de construção de um plano de aula, esse trabalho tem a intenção de descrever o desenvolvimento de uma ferramenta para auxiliar o professor na criação de planos de aula, no qual, envolveu o acoplamento desta a um sistema de recomendação para sugerir links, textos, vídeos e imagens disponíveis na Web. O referido sistema de recomendação teve a ele integrado um verificador de acessibilidade para que os materiais produzidos pudessem contemplar critérios de acessibilidade de acordo com recomendações da W3C. A pesquisa foi desenvolvida com 20 professores de diversas áreas que validaram a ferramenta a partir de questionário, utilização da ferramenta e produção de plano de aula. A partir da análise dos dados, observou-se que os professores que não conheciam acessibilidade mudaram seus conceitos e reformularam seus planos de aula para que fossem avaliados positivamente com relação a acessibilidade de conteúdo. Esses professores também certificaram a importância da recomendação de conteúdo para complementar e aumentar o conteúdo do seu plano de aula. / This doctoral thesis aims at investigating how digital tools can help teachers build lesson plans. The thesis is composed of three chapters that make up the theoretical framework of the research problem, and provide a better understanding of the phenomenon approached here. Chapter 1 presents the question of accessibility, addressing the accessible processes of products, architecture and communication, identifying obstacles up to the present, even with the implementation of public policies to support the removal of these obstacles. We also present alternative communications that help individuals to regain peer interaction. Chapter 2 presents teaching practices in developing lesson plans and teaching materials. The purpose of this chapter is to explain what lesson plans are, how they are developed and which resources could be used. Working and sharing the differences in class are challenges faced in everyday life, and some of these challenges, faced by the teachers, can be observed when preparing the class. In order to optimize the process of creating a lesson plan, this study describes the development of a tool to assist teachers in the task, which involved coupling a recommendation system to suggest links, texts, videos and images available on the web, topic addressed in chapter 3. The recommendation system has an embedded accessibility checker so that the materials produced could address accessibility criteria according to the W3C recommendations. In Chapter 4, we present the work connected to the development tool to help teachers and the methodological proposals for development, data collection and analysis of data for the present thesis. The survey was conducted with a sample of 20 teachers from several fields who validated the tool through a questionnaire, as well as the use of the tool and the development of lesson plans. From the data analysis, we could observe that teachers who were not acquainted with the accessibility issue have changed their concepts and reformulated their lesson plans in order to get a positive evaluation regarding content accessibility. Those teachers also certified the importance of content recommendation to complement and enhance the content of their lesson plans. In Chapter 5, the closing remarks of the research are presented and ideas for future studies are suggested.