Ce mémoire de thèse traite des effets singuliers produits par les milieux radiatifs sur les capteurs d’images CMOS. Le travail se concentre sur les effets provoqués par les ions lourds sur les capteurs utilisant des pixels 3T à photodiode standard et des pixels 4T et 5T à photodiodes pincées. Dans un premier temps, l’étude se concentre sur l’environnement spatial et l’architecture des capteurs. La comparaison avec la littérature met en évidence les effets les plus critiques sur les capteurs : le SEL et les SET. Les capteurs testés expérimentalement valident les travaux théoriques. Les SET sont comparés aux simulations de l’outil de modélisation STARDUST, et montrent un bon accord pour toutes les puces et les ions. Il est expliqué pourquoi les SET sur les puces 3T sont insensibles aux variations de conception de la photodiode, et pourquoi l’utilisation d’un substrat épitaxié diminue grandement les SET. Une méthode de réduction des SET est implémentée avec succès sur les puces 4T et 5T, et le composant responsable du latchup est identifié. L’ensemble des mécanismes explorés permet de connaitre les paramètres importants pour durcir les imageurs. / This thesis studies the single event effects of space environment in CMOS image sensors (CIS). This work focuses on the effects of heavy ions on 3T standard photodiode pixels, and 4T and 5T pinned photodiode pixels. The first part describes the space radioactive environment and the sensor architecture. The most harmful events (SEL and SETs) are identified thanks to the scientific literature. The experimentally tested sensors agree with the theoretical work. SETs are compared to STARDUST simulations with a good agreement for all ions and sensors. The work explains why the SETs on 3T pixels are insensitive to the various photodiode designs, and they are decreased when an epitaxial substrate is used. A method using anti-blooming was successfully used in 4T and 5T pixels to prevent the spread of the SETs. The mechanism of latchup in 4T pixel sensors is described. All the identified mechanisms are very useful to provide hardening methods for the CISs.

La conception des futures générations de capteurs d'images CMOS, nécessite l'intégration de structures 3D telles que les tranchées profondes d'isolation, ou encore l'adoption de nouvelles architectures telles que les capteurs d'images à illumination face arrière. Cependant, l'intégration de telles architectures engendre l'apparition de nouvelles interfaces Si/SiO2, pouvant être la source d'un fort courant d'obscurité Idark, dégradant considérablement les performances électro-optiques du capteur. Ainsi, dans le but d'éliminer le Idark et d'augmenter l'efficacité de collecte et de confinement des photoporteurs au sein de la photodiode, la passivation de ces interfaces par l'introduction d'une jonction fortement dopée a été étudiée. D'une part, la passivation de la face arrière a été réalisée par implantation ionique activée par recuit laser pulsé. Grâce à un traitement très court et localisé, le recuit laser a démontré sa capacité à réaliser des jonctions minces et très abruptes. Une très bonne qualité cristalline ainsi que des taux d'activation avoisinant les 100% ont pu être atteint dans le mode fusion. Le mode sous-fusion quant à lui permet d'obtenir des résultats prometteurs en multipliant le nombre de tir laser. Les résultats électriques ont permis de distinguer les conditions optimales d'implantation et de recuit pour l'achèvement d'un faible niveau de Idark comparable à la référence en vigueur ainsi qu'une bonne sensibilité. Le deuxième axe d'étude s'est intéressé à la passivation des flancs des DTI par épitaxie sélective dopée in-situ. Des dépôts très uniformes de la cavité accompagnés d'une très bonne conformité de dopage le long des tranchées ont pu être réalisés. Les résultats sur lot électrique ont montré un très faible niveau de Idark supplantant la référence en vigueur / In order to maintain or enhance the electro-optical performances while decreasing the pixel size, advanced CMOS Image Sensors (CIS) requires the implementation of new architectures. For this purpose, deep trenches for pixel isolation (DTI) and backside illumination (BSI) have been introduced as ones of the most promising candidates. The major challenge of these architectures is the high dark current level (Idark) due to the generation/recombination centers present at both, DTI sidewalls and backside surfaces. Therefore, the creation of very shallow doped junctions at these surfaces reducing Idark and further crosstalk by drifting the photo-generated carriers to the photodiode region appears as key process step for introducing these architectures. For the backside surface passivation, a very shallow doped layer can be achieved by low-energy implantation followed by very short and localized heating provided by pulsed laser annealing (PLA). In the melt regime, box-shaped profiles with activation rates close to 100% and excellent crystalline quality have been achieved. The non-melt regime shows some potential, especially for multiple pulse conditions. In the optimal process conditions, very low level of Idark comparable to the standard reference has been achieved. In the other side, the passivation of DTI sidewalls has been performed by in-situ doped Epitaxy. Deposited layers with good uniformity and doping conformity all along the DTI cavity have been achieved. The electrical results show Idark values lower than the standard reference