Submitted by Sandro Camargo (sandro.camargo@unipampa.edu.br) on 2015-05-09T19:09:43Z No. of bitstreams: 1 117110018.pdf: 4311604 bytes, checksum: 0978b40aef931c296de315514d7d64ac (MD5) / Made available in DSpace on 2015-05-09T19:09:43Z (GMT). No. of bitstreams: 1 117110018.pdf: 4311604 bytes, checksum: 0978b40aef931c296de315514d7d64ac (MD5) Previous issue date: 2012-11-22 / A indústria de microeletrônica tem a sua evolução ditada pela necessidade cada vez maior de integração de circuitos como memórias e processadores, fazendo com que os dispositivos semicondutores sejam cada vez mais miniaturizados. Esta miniaturização implica processos de fabricação cada vez mais complexos, resultando em uma grande variabilidade de parâmetros. O projeto de circuitos analógicos torna-se cada vez mais complexo, pois em geral é altamente suscetível às variações de processo, o que afeta a sua produtividade. Uma das partes mais complexas deste projeto é o dimensionamento dos dispositivos que compõem o circuito, pois o espaço de projeto é altamente não-linear e nem sempre se conhece a localização do seu ponto ótimo. Neste contexto, este trabalho tem como objetivo o desenvolvimento de uma ferramenta para o dimensionamento automático de circuitos integrados analógicos, capaz de lidar com a variabilidade dos parâmetros e visando aumentar a produtividade do circuito gerado. Esta ferramenta baseia-se no dimensionamento do circuito como um problema de otimização baseado em simulação elétrica SPICE. O objetivo principal é receber as especificações requeridas de uma topologia de circuito e, através de técnicas de inteligência artificial, explorar o espaço de soluções em busca de soluções otimizadas que atendam às restrições impostas. Além disso, espera se obter soluções que atendam às especificações requeridas mesmo com variações no processo de fabricação. Para isso, são empregadas técnicas de design centering de modo a maximizar a produtividade do circuito. A ferramenta desenvolvida foi implementada de maneira modular, permitindo que a análise do dimensionamento do circuito possa ser realizada sob diferentes aspectos. Como resultado, este trabalho apresenta duas topologias de amplificadores operacionais automaticamente dimensionadas em tecnologia CMOS, tendo como objetivo a minimização da área de gate e da potência dissipada, além da maximização da produtividade. Os circuitos gerados apresentaram melhor desempenho em comparação com resultados descritos na literatura. / The microelectronics industry has the CMOS technology evolution dictated by the capability of integration of digital circuits such as memories and processors, causing the semiconductor devices miniaturization. The miniaturization leads to complex manufacturing processes with high parameters variation. Analog circuit designs are complex and highly susceptible to process variations, affecting the circuit yield. One of the most complex part of the analog design is the circuit sizing, since the possible solutions have a highly nonlinear design space and the optimal solution is not known. In this context, this work aims at developing a tool for the automatic sizing of analog integrated circuits that is able to deal with parameter variation in order to yield maximization. This tool is based on the circuit sizing as an optimization problem based on electrical SPICE simulations. The main objective is to receive the required specifications of a circuit topology and, by means of artificial intelligence techniques, to explore the design space for optimized solutions that meet the circuit constraints. Furthermore, it is expected to obtain solutions which meet the specifications required even with the presence of variations in the manufacturing process. For this purpose, design centering techniques are implemented for yield maximization. The tool is implemented with modular functions, enabling the sizing process on different configurations. As results, this work present the automatic design of two CMOS operational amplifiers topologies, with the goal to reduce the power dissipation and the gate area and to maximize the yield. The results present good performance when compared to similar designs found in literature.

Submitted by Marlucy Farias Medeiros (marlucy.farias@unipampa.edu.br) on 2017-10-02T18:12:15Z No. of bitstreams: 1 Robson André Domanski - 2016.pdf: 5137261 bytes, checksum: 1e4aac0a601a8fb57b3a32e21268568a (MD5) / Approved for entry into archive by Marlucy Farias Medeiros (marlucy.farias@unipampa.edu.br) on 2017-10-04T17:34:54Z (GMT) No. of bitstreams: 1 Robson André Domanski - 2016.pdf: 5137261 bytes, checksum: 1e4aac0a601a8fb57b3a32e21268568a (MD5) / Made available in DSpace on 2017-10-04T17:34:54Z (GMT). No. of bitstreams: 1 Robson André Domanski - 2016.pdf: 5137261 bytes, checksum: 1e4aac0a601a8fb57b3a32e21268568a (MD5) Previous issue date: 2016-12-13 / O projeto de circuitos integrados analógicos, dentro da indústria da microeletrônica tem a sua evolução ditada pela grande necessidade da integração de circuitos mistos. Esta evolução faz com que os dispositivos semicondutores sejam cada vez mais miniaturizados, o que implica na complexidade cada vez maior no processo de fabricação, resultando em uma grande variabilidade de parâmetros. Esta complexidade no projeto está diretamente ligada ao dimensionamento dos dispositivos que compõem o circuito, já que o espaço de projeto é altamente não-linear. O dimensionamento de circuito analógico pode ser modelado como um problema de otimização e resolvido por heurísticas de otimização. A solução resultante é dependente da estratégia de modelagem e na estimativa de desempenho, o que é feito, em geral, por simulação elétrica. Neste contexto, foi desenvolvida a ferramenta UCAF. No entanto, a solução otimizada cai na fronteira do espaço de projeto, onde uma pequena variação nos parâmetros do dispositivo afeta o desempenho do circuito. Isso conduz à inclusão de simulação Monte Carlo no circuito de otimização, aumentando o esforço computacional. O objetivo principal deste trabalho é analisar dois métodos diferentes de amostragem, a fim de reduzir o número de rodadas Monte Carlo, e a inserção da heurística de otimização Particle Swarm Optimization, visando a minimização do tempo necessário para o dimensionamento do circuito. A amostragem por hipercubo latino, a qual requer um número menor de amostras para um nível de confiança razoável, é utilizado nas primeiras iterações do processo de otimização. Depois de um certo ponto, o método de amostragem é alterado para a amostragem aleatória tradicional. A heurística Particle Swarm Optimization foi implementada na ferramenta UCAF, devido ao seu baixo custo computacional. A metodologia é aplicada para o dimensionamento de um amplificador de transcondutância operacional OTA Miller e um amplificador Telescopic, mostrando vantagens em termos de tempo de processamento e desempenho do circuito. Pode-se demonstrar que a utilização de uma nova heurística, e diferentes métodos de amostragem para a simulação Monte Carlo no processo de otimização produz uma busca mais eficiente no espaço de projeto com um ganho em relação ao esforço computacional. / The analog integrated circuit design within the microelectronics industry has its evolution dictated by the great need for integration of mixed circuits. This trend makes the semiconductor devices are increasingly miniaturized, which implies the increasing complexity in the manufacturing process, resulting in a large variability op parameters. This complexity is directly linked to the design of devices that compose the circuit, since the design space is highly nonlinear. The design of analog circuit can be modeled as an optimization problem and solved by optimization heuristics. The resulting solution is dependent on modeling strategy and performance estimation, which is done generally by electrical simulation. In this context, the UCAF tool was developed. However, the optimized solution falls on the border of the design space where a small variation in device parameters affect circuit performance. This leads to the inclusion of Monte Carlo simulation on the circuit optimization, increasing the computational effort. The main objective of this study is to analyze two different methods of sampling, in order to reduce the number of Monte Carlo runs, and the inclusion of a new heuristic optimization, in order to minimize the time required for the design of the circuit. The Latin hypercube sampling, which requires a smaller number of samples for a reasonable confidence level is used in the first iteration of the optimization process. After a certain point, the sampling method is changed to the traditional random sampling. Heuristic Particle Swarm Optimization was implemented in UCAF tool, due to its low computational cost. The methodology is applied for the design of a Miller and a Telescopic operational transconductance amplifier, showing advantages in terms of processing time and circuit performance. We can demonstrate that the use of a new heuristic, and different methods of sampling for Monte Carlo simulation in the optimization process produces a more efficient search of the design space, and advantages in relation to computational effort.

This dissertation is aimed at the development of a current mode instrumentation amplifier (CMIA) with a high common mode input range. This characteristic is obtained due to the rail-to-rail operational amplifiers (opamps). These opamps are built with rail-to-rail differential amplifiers as input stages, and with cascode-based output stages, which are able to copy its current by adding identical branches and connecting their gates without the voltage degradation as the known CMIA topologies. The main contribution of this work is the development of a rail-to-rail current mode instrumentation amplifier, analyzing the pros and cons of this topology. The functionality of the proposed topology is shown through measured results of a manufactured integrated circuit. This first prototype, although it was operated in a large input common mode range, presented insufficient values of CMRR (Common Mode Rejection Ratio) and VOS (Offset voltage). These two characteristics were studied and modeled, the instrumentation amplifier was re-designed, and simulated results demonstrate important improvements. / Esta dissertação tem como objetivo o desenvolvimento de um amplificador de instrumentação em modo corrente com uma ampla faixa de entrada em modo comum. Esta característica é obtida graças ao emprego de estágios de amplificação rail-to-rail na entrada e a geração do sinal de saída através do espelhamento da corrente diretamente dos gates dos transistores do estágio ao invés da alternativa clássica, onde espelhos são ligados em série e degradam a excursão do sinal de saída. Com esta proposta, é possível a implementação de ampops com entrada e saída rail-to-rail. A principal contribuição deste trabalho é analisar as vantagens e desvantagens da utilização destas soluções na implementação de um amplificador de instrumentação com entrada rail-to-rail. A funcionalidade da topologia proposta é demonstrada através dos resultados medidos de um circuito integrado fabricado. Este primeiro protótipo, apesar do bom funcionamento em toda a faixa de entrada em modo comum, apresentou valores insatisfatórios de CMRR (Common Mode Rejection Ratio) e de VOS (Tensão de offset), o que levou a um aprofundamento no estudo e modelagem destas características. A partir disto, o circuito foi re-projetado e os resultados de simulação demonstram melhorias bastante significativas em suas características.