Certaines applications haute température telles que le forage, l’aéronautique ou l’aérospatial, amènent à repenser la conception des alimentations isolées permettant la commande des éléments de puissance. Ce mémoire s’articule autour de l’étude de la faisabilité et de l’enfouissement d’un convertisseur isolé possédant une forte isolation statique (10kV) et dynamique (<10 pF), pouvant travailler sous de hautes températures (>250°C), dans les gammes de tension de sortie de la dizaine de volts et de puissance de l’ordre du Watt. Pour ne pas être contraint par la température de Curie d’un matériau magnétique, cette alimentation DC/DC se base sur un transformateur à air. Dans un premier temps, cette thèse détaille l’origine, la mesure et l’estimation des éléments du modèle électrique choisi pour le transformateur. Ensuite, afin de maximiser la transmission de puissance, nous constituons un système résonnant en ajoutant des condensateurs en parallèle ou en série avec le transformateur, puis nous développons une méthode permettant d’accorder l’ensemble. La comparaison entre les topologies nous amène ensuite à choisir compensation série-série. Puis nous constatons que la technologie choisie pour les condensateurs, la contrainte d’isolation statique et dynamique peuvent diviser par plus de deux la puissance transmise au travers d’une surface. Enfin, nous abordons comment redresser et réguler la tension de sortie sans affecter la résonnance ou l’isolation apportée, tout en minimisant les pertes générées. Une dernière partie montre que, moyennant un système de dissipation un processus de fabrication adapté, il est possible d’intégrer la structure complète sur silicium / High temperature applications such as deep drilling, aeronautics or aerospace, lead to rework the isolated power supplies used for the control of the power elements. This work study the feasibility of an embedded converter with high static (10kV) and dynamic (<10 pF) insulation, able to work under high temperatures (> 250 ° C), in the ranges of dozens volts for the output voltage and several Watt of transmitted power. To avoid being constrained by a magnetic material Curie temperature of, we use a coreless transformer based DC/DC power supply. First of all, this thesis details the origin, the measurement and the estimation of the elements of the chosen transformer electric model. Then, to maximize the transferred power, we form a resonant structure by adding capacitors in parallel or in series with the transformer, then we develop a method to tune the whole. The comparison between the topologies leads us to choose a serial-serial compensation. Then we note that the technology chosen for capacitors, the static and dynamic insulation constraint can divide by more than two the power transmitted through a surface. Finally, we discuss how to rectify and regulate the output voltage without affecting the resonance or insulation provided, while minimizing the losses generated. A last part exhibit that with a suitable dissipation system and manufacturing process, it is possible to integrate the complete structure on silicon chips

Ces travaux de thèse s’inscrivent dans le cadre d’une collaboration entre les laboratoires G2ELAB et IMEP-LAHC en lien avec le projet BQR WiSiTUDe (Grenoble-INP). Le but de cette thèse concerne la conception, modélisation et caractérisation du gate driver intégré pour transistors de puissance à base d’un transformateur sans noyau pour le transfert isolé d'ordres de commutation. La thèse est composée de deux grandes parties : - Une partie de la conception, la modélisation et la caractérisation du transformateur intégré dans deux technologies CMOS 0.35 µm bulk et CMOS 0.18 µm SOI. - Une partie de la conception, la simulation et la mise en œuvre de deux circuits de commande intégrée dans ces deux technologies. Ainsi, l’aspect du système du convertisseur de puissance sera étudié en proposant une nouvelle conception couplée commande/puissance à faible charge. Les résultats de ce travail de thèse ont permis de valider les approches proposées. Deux modèles fiables (électrique 2D et électromagnétique 3D) du transformateur ont été établis et validés via une réalisation CMOS 0.35 µm standard. De plus, un driver CMOS bulk, intégrant l’ensemble du transformateur sans noyau avec plusieurs fonctions de pilotage de la commande rapprochée a été caractérisé et validé. Finalement, un gate driver générique a été conçu en technologie CMOS SOI, intégrant dans une seule puce les étages de commande éloignée, l’isolation galvanique et la commande rapprochée pour transistors de puissance. Ce gate driver présente nombre d’avantages en termes d’interconnexion, de la consommation de la surface de silicium, de la consommation énergétique du driver et de CEM. Les perspectives du travail de thèse sont multiples, à savoir d’une part l’assemblage 3D entre le gate driver et le composant de puissance et d’autre part les convertisseurs de multi-transistors. / This thesis work focuses on the design, modelling and the implementation of integrated gate drivers for power transistors based on CMOS coreless transformer. The main objectives of thesis are the design, modeling and characterization of coreless transformer in two technologies CMOS 0.35 µm bulk and CMOS 0.18 µm SOI, as well as the design and the characterization of two integrated gate drivers in these two technologies. The results of thesis allow us to validate our proposal models for coreless transformer: 2D electrical model and 3D electromagnetic model. Moreover, one CMOS bulk isolated gate driver which monolithically integrates the coreless transformer, the secondary side control circuit for power transistors has been fabricated and validated for both high side and low side configuration in a Buck converter. Finally, a CMOS SOI isolated gate driver is designed; integrates in one single chip the external control, the coreless transformer and the close gate driver circuit for power transistors. This one-chip solution presents a numerous advantages in term of interconnect parasitic, energy consumption, silicon surface consumption, and EMI with a high level of galvanic isolation. The perspectives of this SOI gate driver are multiple, on the one hand, are the 3D assemblies between gate driver/power transistors and on the other hand, are the multiple-switch converter.

Ces travaux de thèse s’inscrivent dans le cadre d’une collaboration entre les laboratoires G2ELAB et IMEP-LAHC en lien avec le projet BQR WiSiTUDe (Grenoble-INP). Le but de cette thèse concerne la conception, modélisation et caractérisation du gate driver intégré pour transistors de puissance à base d’un transformateur sans noyau pour le transfert isolé d'ordres de commutation. La thèse est composée de deux grandes parties : - Une partie de la conception, la modélisation et la caractérisation du transformateur intégré dans deux technologies CMOS 0.35 µm bulk et CMOS 0.18 µm SOI. - Une partie de la conception, la simulation et la mise en œuvre de deux circuits de commande intégrée dans ces deux technologies. Ainsi, l’aspect du système du convertisseur de puissance sera étudié en proposant une nouvelle conception couplée commande/puissance à faible charge. Les résultats de ce travail de thèse ont permis de valider les approches proposées. Deux modèles fiables (électrique 2D et électromagnétique 3D) du transformateur ont été établis et validés via une réalisation CMOS 0.35 µm standard. De plus, un driver CMOS bulk, intégrant l’ensemble du transformateur sans noyau avec plusieurs fonctions de pilotage de la commande rapprochée a été caractérisé et validé. Finalement, un gate driver générique a été conçu en technologie CMOS SOI, intégrant dans une seule puce les étages de commande éloignée, l’isolation galvanique et la commande rapprochée pour transistors de puissance. Ce gate driver présente nombre d’avantages en termes d’interconnexion, de la consommation de la surface de silicium, de la consommation énergétique du driver et de CEM. Les perspectives du travail de thèse sont multiples, à savoir d’une part l’assemblage 3D entre le gate driver et le composant de puissance et d’autre part les convertisseurs de multi-transistors. / This thesis work focuses on the design, modelling and the implementation of integrated gate drivers for power transistors based on CMOS coreless transformer. The main objectives of thesis are the design, modeling and characterization of coreless transformer in two technologies CMOS 0.35 µm bulk and CMOS 0.18 µm SOI, as well as the design and the characterization of two integrated gate drivers in these two technologies. The results of thesis allow us to validate our proposal models for coreless transformer: 2D electrical model and 3D electromagnetic model. Moreover, one CMOS bulk isolated gate driver which monolithically integrates the coreless transformer, the secondary side control circuit for power transistors has been fabricated and validated for both high side and low side configuration in a Buck converter. Finally, a CMOS SOI isolated gate driver is designed; integrates in one single chip the external control, the coreless transformer and the close gate driver circuit for power transistors. This one-chip solution presents a numerous advantages in term of interconnect parasitic, energy consumption, silicon surface consumption, and EMI with a high level of galvanic isolation. The perspectives of this SOI gate driver are multiple, on the one hand, are the 3D assemblies between gate driver/power transistors and on the other hand, are the multiple-switch converter.