Ces travaux sont consacrés à l'étude de la dégradation des transistors MOSFETs de la génération 130nm-2nm, soumis aux injections de porteurs énergétiques générés par les champs électriques élevés. D'une manière générale, les conséquences de ces mécanismes de dégradation se retrouvent dans une dérive temporelle significative des paramètres électriques représentatifs des performances des transistors. Ces dérives sont liées au piégeage de charges dans l'oxyde et à la génération d'états électroniques à l'interface Oxyde-Silicium (SiO2-Si).<br />Cette étude présente dans un premier lieu le principe de fonctionnement de la structure MOS et l'influence de la présence d'états d'interface et de charges dans l'oxyde. Les effets dits parasites, liés à la miniaturisation des géométries, ainsi que les méthodes qui permettent de les caractériser sont présentées. Par la suite nous exposons les moyens expérimentaux qui permettent de mettre en évidence les dégradations et d'en distinguer la nature et la localisation. Ces techniques sont de type courant tension, ou par pompages de charges, et ont été adaptées et paramétrées pour répondre au spécificité de ces dispositifs à oxydes de Grille ultraminces. Ces dispositifs, ainsi que d'autres échantillons, représentatifs de technologies plus anciennes (500nm-12nm), ont été soumis à des stress statiques. Nous avons ainsi pu mettre en évidence l'évolution des pires cas de dégradation, mais également des mécanismes de dégradation et donc du type de défauts induits, à l'aide des techniques présentées. Enfin nous décrivons les méthodes d'extrapolation basée sur l'expression des courants de porteurs chauds dans la structure. Ces modèles ne tiennent pas compte des courants tunnels directs imposés par la finesse des oxydes (2nm), qui s'avèrent fortement dégradant dans le PMOS. Nous proposons un modèle simple qui permet de séparer les quantités de porteurs chauds d'une part, et de porteurs injectés en mode tunnel d'autre part.