• Refine Query
  • Source
  • Publication year
  • to
  • Language
  • 5
  • 1
  • 1
  • Tagged with
  • 7
  • 7
  • 7
  • 7
  • 5
  • 5
  • 5
  • 5
  • 5
  • 4
  • 4
  • 4
  • 4
  • 2
  • 2
  • About
  • The Global ETD Search service is a free service for researchers to find electronic theses and dissertations. This service is provided by the Networked Digital Library of Theses and Dissertations.
    Our metadata is collected from universities around the world. If you manage a university/consortium/country archive and want to be added, details can be found on the NDLTD website.
1

Programmanalyse des XRTL-Zwischencodes

Backes, Werner. January 2005 (has links) (PDF)
Saarbrücken, Univ., Diss., 2005. / Erscheinungsjahr an der Haupttitelstelle: 2004. Computerdatei im Fernzugriff.
2

Programmanalyse des XRTL-Zwischencodes

Backes, Werner. Unknown Date (has links) (PDF)
Universiẗat, Diss., 2005--Saarbrücken. / Erscheinungsjahr an der Haupttitelstelle: 2004.
3

Porting the GCC-Backend to a VLIW-Architecture

Parthey, Jan. January 2004 (has links)
Chemnitz, Techn. Univ., Diplomarb., 2004.
4

Porting the GCC-Backend to a VLIW-Architecture / Portierung des GCC-Backends auf eine VLIW-Architektur

Parthey, Jan 26 July 2004 (has links) (PDF)
This diploma thesis discusses the implementation of a GCC target for the Texas Instruments TMS320C6000 DSP platform. To this end, it makes use of mechanisms offered by GCC for porting to new target architectures. GCC internals such as the handling of conditional jumps and the layout of stack frames are investigated and applied to the new architecture. / Diese Diplomarbeit behandelt die Implementierung eines GCC-Targets für die DSP-Plattform TMS320C6000 von Texas Instruments. Dazu werden Mechanismen genutzt, die GCC für die Portierung auf neue Zielplattformen anbietet. GCC-Interna, wie die Behandlung bedingter Sprünge und das Layout von Stack-Frames, werden untersucht und auf die neue Architektur angewendet.
5

Optimizing the GCC Suite for a VLIW Architecture / Optimierung der GCC Suite für eine VLIW Architektur

Strätling, Adrian 16 December 2004 (has links) (PDF)
This diploma thesis discusses the applicability of GCC optimization algorithms for the TI TMS320C6x processor family. Conditional and Parallel Execution is used to speed up the resulting code. It describes the optimization framework of the GCC version 4.0 and the implementation details. / Diese Diplomarbeit behandelt die Anwendbarkeit der verschiedenen GCC Optimierungsalgorithmen für die TI TMS320C6x Prozessorfamilie. Bedingte und parallele Ausführbarkeit werden zur Beschleunigung eingesetzt. Sie beschreibt den Rahmen in dem die Optimierungen in Version 4.0 des GCC stattfinden und Details zur Implementierung.
6

Porting the GCC-Backend to a VLIW-Architecture: Portierung des GCC-Backends auf eine VLIW-Architektur

Parthey, Jan 01 March 2004 (has links)
This diploma thesis discusses the implementation of a GCC target for the Texas Instruments TMS320C6000 DSP platform. To this end, it makes use of mechanisms offered by GCC for porting to new target architectures. GCC internals such as the handling of conditional jumps and the layout of stack frames are investigated and applied to the new architecture. / Diese Diplomarbeit behandelt die Implementierung eines GCC-Targets für die DSP-Plattform TMS320C6000 von Texas Instruments. Dazu werden Mechanismen genutzt, die GCC für die Portierung auf neue Zielplattformen anbietet. GCC-Interna, wie die Behandlung bedingter Sprünge und das Layout von Stack-Frames, werden untersucht und auf die neue Architektur angewendet.
7

Optimizing the GCC Suite for a VLIW Architecture: Optimierung der GCC Suite für eine VLIW Architektur

Strätling, Adrian 18 November 2004 (has links)
This diploma thesis discusses the applicability of GCC optimization algorithms for the TI TMS320C6x processor family. Conditional and Parallel Execution is used to speed up the resulting code. It describes the optimization framework of the GCC version 4.0 and the implementation details. / Diese Diplomarbeit behandelt die Anwendbarkeit der verschiedenen GCC Optimierungsalgorithmen für die TI TMS320C6x Prozessorfamilie. Bedingte und parallele Ausführbarkeit werden zur Beschleunigung eingesetzt. Sie beschreibt den Rahmen in dem die Optimierungen in Version 4.0 des GCC stattfinden und Details zur Implementierung.

Page generated in 0.1052 seconds