Reproduction de : Thèse de doctorat : Génie électrique : Toulouse, INPT : 2004. / Titre provenant de l'écran titre. Bibliogr. 126 réf.

Thèse doctorat : Informatique : Villeurbanne, INSA : 2003. / Titre provenant de l'écran-titre. Bibliogr. p. 140-148.

Thèse de doctorat : Dispositifs de l'Electronique Intégrée : Villeurbanne, INSA : 1998. / Titre provenant de l'écran-titre. Bibliogr. p. [163]-165.

Thèse doctorat : Informatique : Villeurbanne, INSA : 2005. Thèse doctorat : Informatique : Universidad de las Américas - Puebla : 2005. / Thèse soutenue en co-tutelle. Thèse rédigée en français, en anglais et en espagnol. Titre provenant de l'écran-titre. Bibliogr. p. 174-182.

Reproduction de : Thèse de 3e cycle : informatique et mathématiques appliquées : Grenoble 1 : 1987. / Titre provenant de l'écran-titre. Bibliogr. p. [129]-134.

Reproduction de : Thèse de doctorat : Génie électrique : Lille 1 : 2005. / N° d'ordre (Lille 1) : 3612. Résumé en français et en anglais. Titre provenant de la page de titre du document numérisé. Bibliogr. p. 161-167.

Thèse doctorat : Mathématiques : Strasbourg 1 : 2007. / Titre provenant de l'écran-titre. Bibliogr. 3 p.

Lorsqu'un enseignant veut évaluer le savoir-faire des apprenants à l'aide d'un logiciel, il utilise souvent les systèmes Tutoriels Intelligents (STI). Or, les STI sont difficiles à développer et destinés à un domaine pédagogique très ciblé. Depuis plusieurs années, l'utilisation d'algorithmes de classification par apprentissage supervisé a été proposée pour évaluer le savoir des apprenants. Notre hypothèse est que ces mêmes algorithmes vont aussi nous permettre d'évaluer leur savoir-faire. Notre domaine d'application étant l'électronique numérique, nous proposons une mesure de similarité entre schémas électroniques et une bas d'apprentissage générée automatiquement. cette base d'apprentissage est composées de schémas électroniques pédagogiquement étiquetés "bons" ou "mauvais" avec des informations concernant le degré de simplification des erreurs commises. Finalement, l'utilisation d'un algorithme de classification simple (les k plus proches voisins) nous a permis de faire une évaluation des schémas électroniques dans la majorité des cas.

Mémoire numérisé par la Division de la gestion de documents et des archives de l'Université de Montréal

De nos jours, les systèmes automatisés sont omniprésent : processus industriels, avionique, énergie atomique... La présence de tels systèmes dans des applications critiques, couplée à leur complexité rend indispensable leur vérification de façon automatique afin de garantir la sûreté de leur fonctionnement. En plus, les contraintes économiques imposent un temps de développement court, ce qui rend accru le besoin de méthodes de vérification efficaces et à coût réduit. Les algorithmes de Model-Checking sont conçus pour la vérification totale des systèmes en parcourant leurs graphes d'états. Cependant, les graphes d'états des systèmes logiciels réels ont de très grandes tailles (explosion combinatoire de la taille de l'espace d'états). Ce phénomène constitue l'obstacle principal de la vérification automatique par model checking. Alternativement, on a recours à l'exploration partiel via des algorithmes randomises. Au lieu d'abandonner l'exploration par manque de ressources et ne retourner aucune réponse quant à la validité du système, le résultat de la vérification est donné approximativement avec une probabilité d'erreur que l'on peut contrôler. La majorité des méthodes randomisées de vérification utilisent la marche aléatoire comme schéma d'exploration. Les méthodes que nous proposons opèrent sur le schéma de l'exploration même ainsi que sur le remplacement en mémoire pour apporter des performances importantes. Ces algorithmes présentent un jeu assez complet de stratégies d'exploration: en profondeur, en largeur, ou alternativement selon un paramètre de mixage prédéfini. Le choix de ce paramètre est guidé par un facteur de densité DF caractéristique du graphe considéré.