As technology advances, embedded systems become increasingly complex, with embedded software implemented on platforms with many processors running in parallel. Testing such software on hardware might not always be possible and, when possible, can be time-consuming and costly. An alternative to using real hardware is to use simulation methods instead. This thesis project explores one approach using multiple parallel Linux processes and barrier synchronization for simulating embedded software. An implementation consisting of a simulation engine and multiple simulated cores was designed. This implementation is evaluated for accuracy and speed by comparing it to another barrier synchronization tool that does not use parallelism. The results indicate that the sequential tool has an accuracy error that is doubled for every added simulated core. However, the parallel simulator can handle these situations without any accuracy error increase. Regarding speed, the parallel implementation is approximately 30% slower for longer simulations. However, simulation speed could be increased by utilizing some unused potential in the parallelism. / I takt med den tekniska utvecklingen blir de inbyggda systemen alltmer komplexa, med inbyggd programvara implmenterad på plattformar med många processorer som körs parallellt. Att testa sådan programvara på hårdvara är inte alltid möjligt och, när det är möjligt, kan det vara tidsödande och kostsamt. Ett alternativ till att använda riktig hårdvara är att istället använda simuleringsmetoder. I detta examensarbete undersöks en metod som använder flera parallella Linux-processer och barriärsynkronisering för simulering av inbyggd mjukvara. En implementering bestående av en simuleringsmotor och flera simulerade kärnor framställs. Denna implementering utvärderas för noggrannhet och hastighet genom att jämföra den med ett annat verktyg med barriärsynkronisering som inte använder parallellism. Resultaten indikerar att det sekventiella verktyget har ett noggrannhetsfel som fördubblas för varje tillagd simulerad kärna. Den parallella simulatorn kan dock hantera dessa situationer utan att noggrannhetsfelet ökar. När det gäller hastighet är den parallella implementeringen ungefär 30% långsammare för längre simulationer. Simuleringshastigheten kan möjligtvis ökas genom att utnyttja en del oanvänd potential i parallellismen.

The field of neuromorphic computing concerns simulating the information processing of a brain in software or hardware on a computing platform. One neuromorphic platform that uses specialized hardware is SpiNNaker. It is an integrated circuit consisting of multiple general purpose processing cores that can run simulations of neurons. A custom on-chip network mimics the high level of neuron interconnectedness in a brain. The second generation of this chip is currently in development and a prototype, JiB 2, is used in this thesis. This chip has a Ball Grid Array (BGA) footprint and requires several supply voltage levels to operate making implementation more complex. To use such a chip in an autonomous robot, the hardware needs to be in a small form factor. It is beneficial to use an intermediary platform with support for many actuators and sensors to avoid having to develop new drivers (and because the processing power of individual blocks in JiB 2 is not well suited to these tasks). This thesis shows how a platform for autonomous use in robots can be designed with the current prototype chip. It details the design decisions made for the power supply and using the footprint. The existing software is explained and modifications made are shown. Some performance metrics (memory requirements, power and cost) are characterized. A simple program running on the prototype chip with input and output from a microcontroller development board using STM32 is demonstrated. This project suggests a path to deploy software on the JiB 2 and let it interact with the physical world. / Att i en dator eller speciell hårdvara simulera hur neuroner i en hjärna interagerar i sitt informationsutbyte studeras inom fältet neouromorfisk databehandling. Eftersom utbytet sker med snabba länkar mellan många oberoende enheter är traditionell datorhårdvara inte lämpad att implementera sådana skeenden. Därför finns specialhårdvara som bättre efterlikar detta utbyte genom att, till exempel, använda många enkla processorkärnor (för att simulera neuroner) tillsammans med ett snabbt nätverk på kretsen (och mellan flera kretsar). Ett användningsområde är i större komplexa system men det finns en efterfrågan att kunna använda den även i mer begränsade kontexter. En sådan specialhårdvara är den integrerade kretsen SpiNNaker (Spiking Neural Network Architecture). En andra generationen av den kretsen är under utveckling och projektet i denna uppsats har arbetat med en begränsad prototyp kallad JiB2. Målet har varit att bygga en plattform som visar hur JiB 2 kan utnyttjas fristående i en robot. Detta kräver hårdvara som är möjlig att enkelt ladda med nya program. Den behöver klara att strömförsörja kretsen från exempelvis ett batteri. Den ska också ha möjlighet att koppla in- och utsignaler till programmet som körs i specialkretsen. Detta arbete visar att hårdvara går att tillverka i en storlek som lämpar sig för använding i robotar. Ett flöde för utveckling och drifttagning av programvara till plattformen demonstreras.