Les travaux de recherche présentés dans ce mémoire s'inscrivent dans le contexte du problème d'isolation par jonction dans les circuits intégrés de puissance. Certains modes de fonctionnement du bloc de puissance induisent une injection conséquente de courant parasite dans le substrat. La plus contraignante est l'injection de porteurs minoritaires. Nous en détaillons l'origine ainsi que ses conséquences dangereuses sur les circuits intégrés. Nous présentons les solutions de protection existantes destinées à réduire ce courant parasite. Avec la réduction des dimensions des nouvelles technologies, ces solutions de protection ne sont plus adaptées en raison de leur dimension. Nous proposons donc une méthodologie de conception basée sur la simulation physique 3D et la simulation électrique pour créer ou adapter des structures de protections selon la filière technologique utilisée. Avant de les développer, nous proposons d'étudier les mécanismes d'injection de ces porteurs minoritaires selon la nature du substrat utilisé. Ainsi, dans un substrat P+, des techniques de protection simples, c'est-à-dire les protections passives par anneaux de garde, peuvent réduire considérablement le courant parasite. Dans un substrat P-, des techniques de protection plus complexes doivent être développées. Nous avons proposé des structures de protections actives. Son efficacité contre le courant parasite est validée par la caractérisation de structures de test spécifiques. Une solution de protection intégrée dans le composant de puissance améliorant également la robustesse vis-à-vis des décharges électrostatiques, a été validée sur silicium et a fait l'objet d'un brevet.

Les travaux de recherche présentés dans ce mémoire s'inscrivent dans le cadre du développement des techniques d'intégration de puissance SMART POWER, technologies où cohabitent sur le même substrat des composants de puissance haute tension (dans la gamme de 80V) et des composants de commande base tension de type CMOS. Nous étudions les modes de fonctionnement anormaux pendant lesquels l'isolation entre les différents blocs du circuit n'est plus assurée. Les diodes d'isolation, normalement maintenues à l'état bloqué, se retrouvent polarisées en direct ce qui se traduit par l'injection d'un important courant d'électrons dans le substrat du circuit intégré (Ie>1A). Nous détaillons d'abord les caractéristiques et les conséquences de ces courants parasites et donnons un inventaire des techniques de protection employées. Sur la base d'une compréhension physique des mécanismes mis en jeu, appuyés par des simulations numriques 2D, nous présentons deux familles de solutions permettant de protéger le circuit intégré contre ces courants de substrat. La première, dite passive, exploite au mieux la collection et la recombinaison de ces électrons, soit par des anneaux de garde, soit par des MOS de puissance isolés. La seconde dite active, agi sur la polarisation du substrat lui-même et permet, soit de détourner efficacement le courant parasite des zones sensibles, soit de maintenir la diode d'isolation à l'état bloqué. Nous avons ensuite validé ces propositions par des composants de tests spécifiques, puis caractérisé leur efficacité au sein de circuits intégrés complets, réalisés dans des technologies SmartMosTM. Nous avons ainsi obtenu des circuits intégrés dont les courants de substrat sont inférieurs à 50µA.