Devido ao aumento da complexidade dos circuitos integrados atuais, os projetos são desenvolvidos utilizando linguagens de descrição de hardware (por exemplo, VHDL) e os circuitos são gerados automaticamente a partir das descrições em alto nível de abstração. Embora o projeto do circuito seja facilitado pela utilização de ferramentas de auxílio ao projeto, o teste do circuito resultante torna-se mais complicado com o aumento da complexidade dos circuitos. Isto traz a necessidade de considerar o teste do circuito durante sua descrição e não somente após a síntese. O objetivo deste trabalho é definir uma relação entre o estilo da descrição VHDL e a testabilidade do circuito resultante, identificando formas de descrição que geram circuitos mais testáveis. Como estudo de caso, diferentes descrições VHDL de um mesmo algoritmo foram utilizadas. Os resultados mostram que a utilização de diferentes descrições VHDL tem grande impacto nas medidas de testabilidade do circuito final e que características de algumas descrições podem ser utilizadas para modificar outras descrições e com isso aumentar a testabilidade do circuito resultante.

A evolução da microeletrônica ocorrida nas últimas cinco décadas levou a tecnologia do Silício (Si) aos seus limites. A busca por novos materiais semicondutores se faz necessária, tendo em vista a continuidade de Lei de Moore para as proximas gerações de dispositivos. Neste contexto, o presente trabalho estuda o processamento de dois semicondutores de alta-mobilidade de portadores alternativos ao Si: germânio (Ge) e grafeno. No primeiro estudo, foi investigada a incorporação do deutério (D) em estruturas GeO2/Ge submetidas a tratamentos térmicos em atmosfera de D2. Tal processamento é usualmente utilizado na passivação de ligações pendentes na interface SiO2/Si. Concentrações mais altas de D foram verificadas para amostras GeO2/Ge, em comparação a estruturas SiO2/Si tratadas nas mesmas condições. Foi também observada a volatilização da camada de GeO2 para tratamentos em temperaturas > 450°C. Concomitantemente a este processo, a estequiometria do óxido remanescente é modificada em função de reações químicas entre o D2 e o GeO2. Como resultado desta interação, são formados compostos voláteis que contribuem para a dessorção do óxido. Estes resultados evidenciam o amplo impacto dos parâmetros de processamento de estruturas GeO2/Ge neste tipo de atmosfera. Em relação ao grafeno, foi investigada a incorporação de H e O em grafeno monocamada (GMC) depositado sobre substratos SiO2/Si. Dados obtidos por reações nucleares (NRA) e espectroscopia Raman (ER) mostraram que a incorporação destas espécies ocorre por meio de mecanismos distintos, dependendo do intervalo de temparaturas considerado. Além disso, verificou-se que tratamentos térmicos em temperaturas a partir de 600°C provocam a remoção da camada de grafeno, introduzindo defeitos na estrutura remanescente. Ademais, foi possível estabelecer uma associação direta entre a adsorção de contaminantes presentes no ar, como o H2O, e as desordens estruturais identificadas por ER (extensamente abordadas na literatura). Por fim, também foi investigada a formação de grafeno bicamada (GBC) sobre SiC(0001) por meio de intercalação de O via tratamentos térmicos em fluxos gasosos de O2 e/ou H2O. Os experimentos evidenciaram um efeito sinérgico desses agentes oxidantes, promovendo o desacoplamento total da camada de transição (CT) do substrato de SiC. Esse efeito também foi verificado para tratamentos em fluxo de H2O em tempos maiores. Nesse caso, porém, provavelmente há incorporação de H na amostra e degradação do GBC. O desacoplamento do grafeno está relacionado à formação de uma camada de óxido na superfície do SiC. Estes resultados abrem perspectivas animadoras para a produção de estruturas GBC/SiC em larga escala usando a técnica de oxidação úmida padrão. / The development of microelectronics in the last five decades pushed the silicon (Si) technology to its limits. New semiconductor materials are mandatory in order to keep device evolution following Moore’s Law. In this context, we studied the processing steps of two emerging high-mobility semicondutors for future nanoelectronics: germanium (Ge) and graphene. In a first study, deuterium (D) incorporation in GeO2/Ge structures following D2 annealing was investigated. Higher D concentrations were obtained for GeO2/Ge samples, in comparison to their SiO2/Si counterparts annealed in the same conditions. Besides, volatilization of the oxide layer is also observed as consequence of the annealings, especially for temperatures > 450°C. Parallel to this volatilization, the stoichiometry of remnant oxide is modified due chemical reactions between D2 and GeO2. As result of this interaction, volatile compounds are formed, contributing to oxide desorption. These findings evidence the broader impact of processing parameters in the physico-chemical properties of GeO2/Ge strucutures. Concerning graphene, we investigated the incorporation of H and O within monolayer graphene deposited on SiO2/Si substrates. Nuclear reaction analysis (NRA) and Raman spectroscopy (RS) showed that the adsorbed species are incorporated following two distinct mechanisms, depending on the temperature range considered. Besides, the results revealed that treatments at temperatures  600°C promote etching of the graphene layer, introducing defects in the structure. Moreover, it was possible to stablish a direct relation between the adsorption of contaminants from atmosphere, such as H2O, and the structural disorder measured by RS – which is extensely reported in literature. Finally, the formation of bilayer graphene (BLG) on SiC(0001) by means of O intercalation was investigated upon annealings in O2 and/or H2O ambients. The RS and XPS results evidenced a sinergystic effect of these oxidant agents, promoting a complete decoupling of the buffer layer from the SiC substrate. This effect was also observed for treatments in H2O flux for longer times. However, in this case H is probably incorporated within the sample, and the BLG is degraded. Graphene decoupling is related to the formation of a thin oxide layer on SiC. These results open compelling perspectives on the production of BLG/SiC structures in wafer scales using a standard wet oxidation technique.

Neste trabalho é apresentado o projeto de uma interface analógico-digital para a aquisição de sinais eletromiográficos. O circuito consiste em um amplificador passa-banda, projetado para ter elevada linearidade e baixo nível de ruído e apropriado para o interfaceamento com eletrodos de biossinais, seguido por um conversor analógico-digital do tipo ∆∑. O amplificador de biossinais consiste em um filtro passa-banda ativo com um polo passa-altas em uma frequência muito baixa. A faixa de frequências do amplificador se estende de 21mHz a 9;25 kHz com ganho programável de 40 dB (100V/V) e 34 dB (50V/V). O valor simulado para o ruído total dentro da banda de 0;5 Hz a 500 Hz é de 1;45 µVRMS e para a linearidade é de 81;1 dB ou 0;0088%, para um sinal de entrada senoidal de 5 Hz e 20mVpp. O circuito opera com tensões de 1;5V a 3;3V, tendo um consumo de corrente CC de apenas 13;5 _A. O amplificador ocupa uma área de apenas 0;07mm2. O conversor ópera com taxa de amostragem de 256 kS/s no modulador e entrega os dados na saída a uma taxa de 2 kS/s. O circuito apresenta um consumo de corrente CC de 7;2 µA no modulador e um consumo médio de 28;3 µA no filtro decimador para uma tensão de alimentação de 1;2V. O conversor completo ocupa uma área de 0;042mm2. A SNDR simulada é de 83 dB na saída do modulador, sem considerar o efeito de ruído interno do modulador. Considerando-se o ruído, a SNDR estimada por simulações é cerca de 82 dB. A interface de aquisição como um todo ocupa uma área aproximada de 0;112mm2, consome 49 µA e apresenta precisão estimada por simulação de cerca de 12 bits.

O foco desta tese de doutorado é o projeto de circuitos integrados banda larga para receptores que atedem múltiplas bandas e padrões. Durante este doutorado, três projetos foram desenvolvidos e são apresentados nesta tese: a especificação de um receptor banda-larga para sensoriamento de espectro, duas versões do projeto de um amplificador de ganho variável e baixo ruído, fabricado em 130 nm CMOS, e o projeto de um receptor high-IF banda larga, fabricado em 40 nm CMOS. As especificações do receptor de sensoriamento espectral visam a detecção de três sinais de banda larga: WRAN, WiMax e LTE. Estes são os principais sinais de banda larga dentro da banda de 50 MHz à 4 GHz. A band em questão, foi selecionada por estar, concomitantemente, superlotada e subutilizada. Após a definição das especificações do receptor, as especificações em nível de bloco também foram calculadas e verificadas através de simulações com modelos comportamentais dos circuitos. As especificações mostram que o receptor deve suportar sinais com diversos níveis de potência, o que motivou o projeto do amplificador de ganho variável de baixo ruído (LNVGA). O objetivo do LNVGA é permitir a recepção de sinais fortes e fracos. Seja atenuando o sinal, de modo a evitar a sua compressão nos blocos subsequentes, como o mixer, ou amplificando-o, de modo a reduzir a figura de ruído do sistema, o que aumenta a sua sensibilidade. Os LNVGAs fabricados são capazes de ajustar o ganho em até 45 dB em uma banda de 3 GHz Além disso, foi observada uma figura de ruído de até 3.4 dB. Em contraste com outros VGAs publicados, os LNVGAs propostos conseguem combinar grande capacidade de ajuste de ganho com uma figura de ruído satisfatoriamente baixa. Esta grande capacidade de se ajustar o ganho deve-se, parcialmente, ao balun ativo proposto neste projeto. Ambos os LNVGAs foram projetados em 130 nm CMOS com uma tensão de alimentação de 1.2 V. O projeto final é um receptor high-IF banda larga em 40 nm CMOS. Devido à evolução da tecnologia CMOS, receptores high-IF sem componentes externos são viáveis em nós abaixo de 65 nm. A principal vantagem destes receptores é a sua robustez, à DC-offset, ruído flicker e distorções de ordem par. As duas principais contribuições neste projeto são o transcondutor de baixo ruído (LTNA) e a modificação no filtro passa banda à capacitor chaveado (SC-BPF). O LNTA usa duplo cancelamento de ruído, garantindo uma baixa figura de ruído Sendo o mixer e o SC-BPF passivos, a impedância de saída do LNTA deve ser maior que a impedância de entrada desses blocos. Deste modo, incorporou-se um folded-cascode ao LNTA para aumentar a sua impedância de saída. O SC-BPF original foi modificado adicionando-se um par cruzado de transcondutores as entradas em fase (I) e em quadratura (Q). Estes transcondutores permitem o aumento do valor do fator de qualidade (Q-factor) do SC-BPF e, até mesmo, o seu controle, isso com um aumento mínimo no consumo de energia e na complexidade do projeto. O maior ganho de tensão alcançado pelo receptor é de 30 dB. Operando com o ganho máximo, figura de ruído do receptor é de 3.3 dB. O IIP3 mais alto em 1 GHz é -2.5 dBm, e o IIP2 máximo é de 35 dBm. O receptor e o gerador de clock drenam 25 mA de uma fonte de 0.9 V. Em comparação com o estado da arte, o nosso receptor tem a menor área. Além disso, o consumo de energia é pequeno e buscamos operar numa banda mais ampla de entrada de RF. / This thesis has been focused on the design of wideband circuits for multi-band/multistandard receivers. Three projects have been developed during this Ph.D. and are presented in this thesis: the required specifications of a wideband spectrum-sensing receiver, two versions of a 130 nm CMOS wideband low-noise variable gain amplifier, and a 40 nm CMOS wideband high-IF receiver. The specifications of the spectrum-sensing receiver aim for the detection of three wideband signals WRAN, WiMax, and LTE. These are the principal wideband signals within the band from 50 MHz to 4 GHz, which has been selected because it was very crowded but with plenty of underused spaces. After the definition of the receiver specifications, the block-level specifications have also been calculated and verified through behavioral model simulations. The specifications have shown that a multistandard receiver must cope with a large range of signal power, which motivated the design the low-noise variable gain amplifier (LNVGA). The purpose of the LNVGA is to allow for the reception of both strong and weak signals by either reducing their signal power to values that do not compress the following blocks, like the mixer, or increasing it so that the noise figure is reduced, which increases the receiver sensitivity. The two fabricated LNVGAs achieve a gain tuning range up to 45 dB within a bandwidth of 3 GHz in addition to a NF as low as 3.4 dB. In contrast to other published VGAs, the proposed LNVGAs are the only ones that achieve a large gain tuning range in combination with a reasonably low NF The large gain tuning range has been obtained thanks to the proposed low imbalance active balun. Both LNVGAs have been designed in 130 nm CMOS for a 1.2 V supply. The final design is a 40 nm CMOS wideband high-IF receiver. Due to the evolution of CMOS technology, receivers with a higher IF and without external components are feasible in CMOS nodes below 65 nm. The main advantage of those high-IF receivers is their robustness to DC offsets, flicker noise, and even-order distortion. The two main contributions of this design are the LTNA and the modified bandpass switchedcapacitor filter (SC-BPF). The LNTA uses a dual noise cancellation, which ensures a low noise figure. Since both the mixer and the SC-BPF are passive, the LTNA needs an output impedance higher than the input impedance of the following blocks. Hence, a folded-cascode has been merged into the LNTA to increase its output impedance. The original SC-BPF has been modified by adding cross-connected transconductors at the in-phase (I) and quadrature (Q) inputs. These cross-connected transconductors not only boost but also allow for a variation of the Q-factor of the SC-BPF with a minimum increase of power consumption and design complexity. The highest voltage gain achieved by the receiver is 30 dB. While operating at the maximum gain, the receiver noise figure is 3.3 dB. The highest IIP3 is -2.5 dBm, and the IIP2 is as high as 35 dBm. The receiver and clock generation circuitry drain together 25 mA from a 0.9 V power supply. In comparison to the state-of-the-art, our receiver has the smallest area in addition to the reduced power consumption, and it targets the largest RF band.

Devido ao aumento da complexidade dos circuitos integrados atuais, os projetos são desenvolvidos utilizando linguagens de descrição de hardware (por exemplo, VHDL) e os circuitos são gerados automaticamente a partir das descrições em alto nível de abstração. Embora o projeto do circuito seja facilitado pela utilização de ferramentas de auxílio ao projeto, o teste do circuito resultante torna-se mais complicado com o aumento da complexidade dos circuitos. Isto traz a necessidade de considerar o teste do circuito durante sua descrição e não somente após a síntese. O objetivo deste trabalho é definir uma relação entre o estilo da descrição VHDL e a testabilidade do circuito resultante, identificando formas de descrição que geram circuitos mais testáveis. Como estudo de caso, diferentes descrições VHDL de um mesmo algoritmo foram utilizadas. Os resultados mostram que a utilização de diferentes descrições VHDL tem grande impacto nas medidas de testabilidade do circuito final e que características de algumas descrições podem ser utilizadas para modificar outras descrições e com isso aumentar a testabilidade do circuito resultante.

Neste trabalho é apresentado o projeto de uma interface analógico-digital para a aquisição de sinais eletromiográficos. O circuito consiste em um amplificador passa-banda, projetado para ter elevada linearidade e baixo nível de ruído e apropriado para o interfaceamento com eletrodos de biossinais, seguido por um conversor analógico-digital do tipo ∆∑. O amplificador de biossinais consiste em um filtro passa-banda ativo com um polo passa-altas em uma frequência muito baixa. A faixa de frequências do amplificador se estende de 21mHz a 9;25 kHz com ganho programável de 40 dB (100V/V) e 34 dB (50V/V). O valor simulado para o ruído total dentro da banda de 0;5 Hz a 500 Hz é de 1;45 µVRMS e para a linearidade é de 81;1 dB ou 0;0088%, para um sinal de entrada senoidal de 5 Hz e 20mVpp. O circuito opera com tensões de 1;5V a 3;3V, tendo um consumo de corrente CC de apenas 13;5 _A. O amplificador ocupa uma área de apenas 0;07mm2. O conversor ópera com taxa de amostragem de 256 kS/s no modulador e entrega os dados na saída a uma taxa de 2 kS/s. O circuito apresenta um consumo de corrente CC de 7;2 µA no modulador e um consumo médio de 28;3 µA no filtro decimador para uma tensão de alimentação de 1;2V. O conversor completo ocupa uma área de 0;042mm2. A SNDR simulada é de 83 dB na saída do modulador, sem considerar o efeito de ruído interno do modulador. Considerando-se o ruído, a SNDR estimada por simulações é cerca de 82 dB. A interface de aquisição como um todo ocupa uma área aproximada de 0;112mm2, consome 49 µA e apresenta precisão estimada por simulação de cerca de 12 bits.

O foco desta tese de doutorado é o projeto de circuitos integrados banda larga para receptores que atedem múltiplas bandas e padrões. Durante este doutorado, três projetos foram desenvolvidos e são apresentados nesta tese: a especificação de um receptor banda-larga para sensoriamento de espectro, duas versões do projeto de um amplificador de ganho variável e baixo ruído, fabricado em 130 nm CMOS, e o projeto de um receptor high-IF banda larga, fabricado em 40 nm CMOS. As especificações do receptor de sensoriamento espectral visam a detecção de três sinais de banda larga: WRAN, WiMax e LTE. Estes são os principais sinais de banda larga dentro da banda de 50 MHz à 4 GHz. A band em questão, foi selecionada por estar, concomitantemente, superlotada e subutilizada. Após a definição das especificações do receptor, as especificações em nível de bloco também foram calculadas e verificadas através de simulações com modelos comportamentais dos circuitos. As especificações mostram que o receptor deve suportar sinais com diversos níveis de potência, o que motivou o projeto do amplificador de ganho variável de baixo ruído (LNVGA). O objetivo do LNVGA é permitir a recepção de sinais fortes e fracos. Seja atenuando o sinal, de modo a evitar a sua compressão nos blocos subsequentes, como o mixer, ou amplificando-o, de modo a reduzir a figura de ruído do sistema, o que aumenta a sua sensibilidade. Os LNVGAs fabricados são capazes de ajustar o ganho em até 45 dB em uma banda de 3 GHz Além disso, foi observada uma figura de ruído de até 3.4 dB. Em contraste com outros VGAs publicados, os LNVGAs propostos conseguem combinar grande capacidade de ajuste de ganho com uma figura de ruído satisfatoriamente baixa. Esta grande capacidade de se ajustar o ganho deve-se, parcialmente, ao balun ativo proposto neste projeto. Ambos os LNVGAs foram projetados em 130 nm CMOS com uma tensão de alimentação de 1.2 V. O projeto final é um receptor high-IF banda larga em 40 nm CMOS. Devido à evolução da tecnologia CMOS, receptores high-IF sem componentes externos são viáveis em nós abaixo de 65 nm. A principal vantagem destes receptores é a sua robustez, à DC-offset, ruído flicker e distorções de ordem par. As duas principais contribuições neste projeto são o transcondutor de baixo ruído (LTNA) e a modificação no filtro passa banda à capacitor chaveado (SC-BPF). O LNTA usa duplo cancelamento de ruído, garantindo uma baixa figura de ruído Sendo o mixer e o SC-BPF passivos, a impedância de saída do LNTA deve ser maior que a impedância de entrada desses blocos. Deste modo, incorporou-se um folded-cascode ao LNTA para aumentar a sua impedância de saída. O SC-BPF original foi modificado adicionando-se um par cruzado de transcondutores as entradas em fase (I) e em quadratura (Q). Estes transcondutores permitem o aumento do valor do fator de qualidade (Q-factor) do SC-BPF e, até mesmo, o seu controle, isso com um aumento mínimo no consumo de energia e na complexidade do projeto. O maior ganho de tensão alcançado pelo receptor é de 30 dB. Operando com o ganho máximo, figura de ruído do receptor é de 3.3 dB. O IIP3 mais alto em 1 GHz é -2.5 dBm, e o IIP2 máximo é de 35 dBm. O receptor e o gerador de clock drenam 25 mA de uma fonte de 0.9 V. Em comparação com o estado da arte, o nosso receptor tem a menor área. Além disso, o consumo de energia é pequeno e buscamos operar numa banda mais ampla de entrada de RF. / This thesis has been focused on the design of wideband circuits for multi-band/multistandard receivers. Three projects have been developed during this Ph.D. and are presented in this thesis: the required specifications of a wideband spectrum-sensing receiver, two versions of a 130 nm CMOS wideband low-noise variable gain amplifier, and a 40 nm CMOS wideband high-IF receiver. The specifications of the spectrum-sensing receiver aim for the detection of three wideband signals WRAN, WiMax, and LTE. These are the principal wideband signals within the band from 50 MHz to 4 GHz, which has been selected because it was very crowded but with plenty of underused spaces. After the definition of the receiver specifications, the block-level specifications have also been calculated and verified through behavioral model simulations. The specifications have shown that a multistandard receiver must cope with a large range of signal power, which motivated the design the low-noise variable gain amplifier (LNVGA). The purpose of the LNVGA is to allow for the reception of both strong and weak signals by either reducing their signal power to values that do not compress the following blocks, like the mixer, or increasing it so that the noise figure is reduced, which increases the receiver sensitivity. The two fabricated LNVGAs achieve a gain tuning range up to 45 dB within a bandwidth of 3 GHz in addition to a NF as low as 3.4 dB. In contrast to other published VGAs, the proposed LNVGAs are the only ones that achieve a large gain tuning range in combination with a reasonably low NF The large gain tuning range has been obtained thanks to the proposed low imbalance active balun. Both LNVGAs have been designed in 130 nm CMOS for a 1.2 V supply. The final design is a 40 nm CMOS wideband high-IF receiver. Due to the evolution of CMOS technology, receivers with a higher IF and without external components are feasible in CMOS nodes below 65 nm. The main advantage of those high-IF receivers is their robustness to DC offsets, flicker noise, and even-order distortion. The two main contributions of this design are the LTNA and the modified bandpass switchedcapacitor filter (SC-BPF). The LNTA uses a dual noise cancellation, which ensures a low noise figure. Since both the mixer and the SC-BPF are passive, the LTNA needs an output impedance higher than the input impedance of the following blocks. Hence, a folded-cascode has been merged into the LNTA to increase its output impedance. The original SC-BPF has been modified by adding cross-connected transconductors at the in-phase (I) and quadrature (Q) inputs. These cross-connected transconductors not only boost but also allow for a variation of the Q-factor of the SC-BPF with a minimum increase of power consumption and design complexity. The highest voltage gain achieved by the receiver is 30 dB. While operating at the maximum gain, the receiver noise figure is 3.3 dB. The highest IIP3 is -2.5 dBm, and the IIP2 is as high as 35 dBm. The receiver and clock generation circuitry drain together 25 mA from a 0.9 V power supply. In comparison to the state-of-the-art, our receiver has the smallest area in addition to the reduced power consumption, and it targets the largest RF band.

A evolução da microeletrônica ocorrida nas últimas cinco décadas levou a tecnologia do Silício (Si) aos seus limites. A busca por novos materiais semicondutores se faz necessária, tendo em vista a continuidade de Lei de Moore para as proximas gerações de dispositivos. Neste contexto, o presente trabalho estuda o processamento de dois semicondutores de alta-mobilidade de portadores alternativos ao Si: germânio (Ge) e grafeno. No primeiro estudo, foi investigada a incorporação do deutério (D) em estruturas GeO2/Ge submetidas a tratamentos térmicos em atmosfera de D2. Tal processamento é usualmente utilizado na passivação de ligações pendentes na interface SiO2/Si. Concentrações mais altas de D foram verificadas para amostras GeO2/Ge, em comparação a estruturas SiO2/Si tratadas nas mesmas condições. Foi também observada a volatilização da camada de GeO2 para tratamentos em temperaturas > 450°C. Concomitantemente a este processo, a estequiometria do óxido remanescente é modificada em função de reações químicas entre o D2 e o GeO2. Como resultado desta interação, são formados compostos voláteis que contribuem para a dessorção do óxido. Estes resultados evidenciam o amplo impacto dos parâmetros de processamento de estruturas GeO2/Ge neste tipo de atmosfera. Em relação ao grafeno, foi investigada a incorporação de H e O em grafeno monocamada (GMC) depositado sobre substratos SiO2/Si. Dados obtidos por reações nucleares (NRA) e espectroscopia Raman (ER) mostraram que a incorporação destas espécies ocorre por meio de mecanismos distintos, dependendo do intervalo de temparaturas considerado. Além disso, verificou-se que tratamentos térmicos em temperaturas a partir de 600°C provocam a remoção da camada de grafeno, introduzindo defeitos na estrutura remanescente. Ademais, foi possível estabelecer uma associação direta entre a adsorção de contaminantes presentes no ar, como o H2O, e as desordens estruturais identificadas por ER (extensamente abordadas na literatura). Por fim, também foi investigada a formação de grafeno bicamada (GBC) sobre SiC(0001) por meio de intercalação de O via tratamentos térmicos em fluxos gasosos de O2 e/ou H2O. Os experimentos evidenciaram um efeito sinérgico desses agentes oxidantes, promovendo o desacoplamento total da camada de transição (CT) do substrato de SiC. Esse efeito também foi verificado para tratamentos em fluxo de H2O em tempos maiores. Nesse caso, porém, provavelmente há incorporação de H na amostra e degradação do GBC. O desacoplamento do grafeno está relacionado à formação de uma camada de óxido na superfície do SiC. Estes resultados abrem perspectivas animadoras para a produção de estruturas GBC/SiC em larga escala usando a técnica de oxidação úmida padrão. / The development of microelectronics in the last five decades pushed the silicon (Si) technology to its limits. New semiconductor materials are mandatory in order to keep device evolution following Moore’s Law. In this context, we studied the processing steps of two emerging high-mobility semicondutors for future nanoelectronics: germanium (Ge) and graphene. In a first study, deuterium (D) incorporation in GeO2/Ge structures following D2 annealing was investigated. Higher D concentrations were obtained for GeO2/Ge samples, in comparison to their SiO2/Si counterparts annealed in the same conditions. Besides, volatilization of the oxide layer is also observed as consequence of the annealings, especially for temperatures > 450°C. Parallel to this volatilization, the stoichiometry of remnant oxide is modified due chemical reactions between D2 and GeO2. As result of this interaction, volatile compounds are formed, contributing to oxide desorption. These findings evidence the broader impact of processing parameters in the physico-chemical properties of GeO2/Ge strucutures. Concerning graphene, we investigated the incorporation of H and O within monolayer graphene deposited on SiO2/Si substrates. Nuclear reaction analysis (NRA) and Raman spectroscopy (RS) showed that the adsorbed species are incorporated following two distinct mechanisms, depending on the temperature range considered. Besides, the results revealed that treatments at temperatures  600°C promote etching of the graphene layer, introducing defects in the structure. Moreover, it was possible to stablish a direct relation between the adsorption of contaminants from atmosphere, such as H2O, and the structural disorder measured by RS – which is extensely reported in literature. Finally, the formation of bilayer graphene (BLG) on SiC(0001) by means of O intercalation was investigated upon annealings in O2 and/or H2O ambients. The RS and XPS results evidenced a sinergystic effect of these oxidant agents, promoting a complete decoupling of the buffer layer from the SiC substrate. This effect was also observed for treatments in H2O flux for longer times. However, in this case H is probably incorporated within the sample, and the BLG is degraded. Graphene decoupling is related to the formation of a thin oxide layer on SiC. These results open compelling perspectives on the production of BLG/SiC structures in wafer scales using a standard wet oxidation technique.

A evolução da microeletrônica ocorrida nas últimas cinco décadas levou a tecnologia do Silício (Si) aos seus limites. A busca por novos materiais semicondutores se faz necessária, tendo em vista a continuidade de Lei de Moore para as proximas gerações de dispositivos. Neste contexto, o presente trabalho estuda o processamento de dois semicondutores de alta-mobilidade de portadores alternativos ao Si: germânio (Ge) e grafeno. No primeiro estudo, foi investigada a incorporação do deutério (D) em estruturas GeO2/Ge submetidas a tratamentos térmicos em atmosfera de D2. Tal processamento é usualmente utilizado na passivação de ligações pendentes na interface SiO2/Si. Concentrações mais altas de D foram verificadas para amostras GeO2/Ge, em comparação a estruturas SiO2/Si tratadas nas mesmas condições. Foi também observada a volatilização da camada de GeO2 para tratamentos em temperaturas > 450°C. Concomitantemente a este processo, a estequiometria do óxido remanescente é modificada em função de reações químicas entre o D2 e o GeO2. Como resultado desta interação, são formados compostos voláteis que contribuem para a dessorção do óxido. Estes resultados evidenciam o amplo impacto dos parâmetros de processamento de estruturas GeO2/Ge neste tipo de atmosfera. Em relação ao grafeno, foi investigada a incorporação de H e O em grafeno monocamada (GMC) depositado sobre substratos SiO2/Si. Dados obtidos por reações nucleares (NRA) e espectroscopia Raman (ER) mostraram que a incorporação destas espécies ocorre por meio de mecanismos distintos, dependendo do intervalo de temparaturas considerado. Além disso, verificou-se que tratamentos térmicos em temperaturas a partir de 600°C provocam a remoção da camada de grafeno, introduzindo defeitos na estrutura remanescente. Ademais, foi possível estabelecer uma associação direta entre a adsorção de contaminantes presentes no ar, como o H2O, e as desordens estruturais identificadas por ER (extensamente abordadas na literatura). Por fim, também foi investigada a formação de grafeno bicamada (GBC) sobre SiC(0001) por meio de intercalação de O via tratamentos térmicos em fluxos gasosos de O2 e/ou H2O. Os experimentos evidenciaram um efeito sinérgico desses agentes oxidantes, promovendo o desacoplamento total da camada de transição (CT) do substrato de SiC. Esse efeito também foi verificado para tratamentos em fluxo de H2O em tempos maiores. Nesse caso, porém, provavelmente há incorporação de H na amostra e degradação do GBC. O desacoplamento do grafeno está relacionado à formação de uma camada de óxido na superfície do SiC. Estes resultados abrem perspectivas animadoras para a produção de estruturas GBC/SiC em larga escala usando a técnica de oxidação úmida padrão. / The development of microelectronics in the last five decades pushed the silicon (Si) technology to its limits. New semiconductor materials are mandatory in order to keep device evolution following Moore’s Law. In this context, we studied the processing steps of two emerging high-mobility semicondutors for future nanoelectronics: germanium (Ge) and graphene. In a first study, deuterium (D) incorporation in GeO2/Ge structures following D2 annealing was investigated. Higher D concentrations were obtained for GeO2/Ge samples, in comparison to their SiO2/Si counterparts annealed in the same conditions. Besides, volatilization of the oxide layer is also observed as consequence of the annealings, especially for temperatures > 450°C. Parallel to this volatilization, the stoichiometry of remnant oxide is modified due chemical reactions between D2 and GeO2. As result of this interaction, volatile compounds are formed, contributing to oxide desorption. These findings evidence the broader impact of processing parameters in the physico-chemical properties of GeO2/Ge strucutures. Concerning graphene, we investigated the incorporation of H and O within monolayer graphene deposited on SiO2/Si substrates. Nuclear reaction analysis (NRA) and Raman spectroscopy (RS) showed that the adsorbed species are incorporated following two distinct mechanisms, depending on the temperature range considered. Besides, the results revealed that treatments at temperatures  600°C promote etching of the graphene layer, introducing defects in the structure. Moreover, it was possible to stablish a direct relation between the adsorption of contaminants from atmosphere, such as H2O, and the structural disorder measured by RS – which is extensely reported in literature. Finally, the formation of bilayer graphene (BLG) on SiC(0001) by means of O intercalation was investigated upon annealings in O2 and/or H2O ambients. The RS and XPS results evidenced a sinergystic effect of these oxidant agents, promoting a complete decoupling of the buffer layer from the SiC substrate. This effect was also observed for treatments in H2O flux for longer times. However, in this case H is probably incorporated within the sample, and the BLG is degraded. Graphene decoupling is related to the formation of a thin oxide layer on SiC. These results open compelling perspectives on the production of BLG/SiC structures in wafer scales using a standard wet oxidation technique.

Devido ao aumento da complexidade dos circuitos integrados atuais, os projetos são desenvolvidos utilizando linguagens de descrição de hardware (por exemplo, VHDL) e os circuitos são gerados automaticamente a partir das descrições em alto nível de abstração. Embora o projeto do circuito seja facilitado pela utilização de ferramentas de auxílio ao projeto, o teste do circuito resultante torna-se mais complicado com o aumento da complexidade dos circuitos. Isto traz a necessidade de considerar o teste do circuito durante sua descrição e não somente após a síntese. O objetivo deste trabalho é definir uma relação entre o estilo da descrição VHDL e a testabilidade do circuito resultante, identificando formas de descrição que geram circuitos mais testáveis. Como estudo de caso, diferentes descrições VHDL de um mesmo algoritmo foram utilizadas. Os resultados mostram que a utilização de diferentes descrições VHDL tem grande impacto nas medidas de testabilidade do circuito final e que características de algumas descrições podem ser utilizadas para modificar outras descrições e com isso aumentar a testabilidade do circuito resultante.