Today the application of the embedded system is more complex. Especially the multimedia function is most popular. But it is still difficult to work smooth on the embedded systems. However, there are some solutions to solve this problem, like DSP and some specific codec chips. But these methods are almost outside of the embedded microprocessor. Here we advance a new architecture, Multimedia Operation Register. We use the bit slice concept to design operation pair which combining bit storage cell and bit computation. Sixty four operation pairs form a MOSU¡]Multimedia Operation Storage Unit¡^. One MOSU could execute all multimedia instructions. We using multiple MOSUs and three register addressing modes to achieve optimal SIMD. The number of MOSUs in Multimedia Operation Register could be determined flexibly by different kinds of operation efficiency requirement. On the other hand we design new instruction set based on the Intel MMX instruction set and the operation feature of H.26x video codec series. According to the simulation in 6th chapter, new instruction set is more efficient than the Intel MMX instruction set, and the Multimedia Operation Register architecture compared with C64 DSP could obtain 105% performance enhancement.

Som examensarbete har jag utformat en demonstrationsversion av en multimedial barnproduktion. Min roll har både varit beställare, projektledare och kreatör. Produktionen ”Rutger och Zac spårar djur i skogen” är en variant av ”edutainment”, en form av underhållande läromedel. Syftet med projektet har varit att levandegöra djur och natur. Mottagaren lär och förstår med interaktiva och lekfulla metoder.

No description available.

Uppsatsen syfte var att belysa hur riktlinjer för lek- och lärspel bör utformas till barn med läs och inlärningssvårigheter. Detta i bakgrund av lärare och specialpedagogers rekommendationer och önskningar. Uppsatsen är ämnad för att behandla användargränssnitt, interaktion, struktur och navigation och motivation. Med dessa som utgångspunkt framställa hur lek- och lärspel ska kunna konstrueras till det bättre för barn med läs och inlärningssvårigheter. För att kunna uppnå vårt syfte genomfördes en kvalitativ undersökning, i form av strukturerade och halvstrukturerade intervjuer samt observationer. 2 lärare och 2 speciellpedagoger från särskolor intervjuades utifrån uppsatsens tematiska ramar. 2 elever observerades från en särskola. Resultatet visade bland annat på att allt bör vara enkelt och att det ska finnas en klarhet i allt. Det får inte vara komplicerat. Det centrala i slutsatserna som framkom var att grafiken har stor betydelse och hur gränssnittet är upplagt gällande knappar etcetera.

Denna uppsats behandlar hur multimedia för lärande designas och används på allmänna kunskapsinstitutioner som museum och Science Centers i Sverige. Syftet med studien var att kartlägga designers förhållningssätt till designprocessen samt till aspekter som lärande, upplevelse och multimedia när en multimedial applikation utformas. Ytterligare syften var att identifiera problem och avslutningsvis utforma och presentera riktlinjer för design av multimedia för allmänna kunskapsinstitutioner. Studien, som antog en kvalitativ ansats, initierades med inledande intervjuer med en extern designer och två utställningsdesigners. Dessa intervjuer vägledde sedan frågeställningarnas utformning till de sex huvudintervjuerna, som hade en semistrukturerad prägel. Det har framgått i studien bland annat att utställningsdesign är en komplex uppgift som sätter höga krav på designgruppen och dess kompetens, och att det från Science Centers sida krävs en högre grad av involvering från discipliner som ny teknik och multimedia men även från interaktionsdesign, IKT och pedagogik. Sammanfattningsvis visar studien att designers ofta tar problemområdet för givet och designar utifrån sina egna intressen och sällan involverar besökaren eller användaren.

Multimedia applications pose new challenges to computer architecture. Their tremendous communication demands severely burden the interconnect between functional units. This dissertation addresses to efficiently transport operands among computational and storage components. It provides architectural enhancements that enable the high bandwidth, low latency communication. This research analyzes multimedia workloads to characterize the communication patterns that occur in the execution of standard multimedia benchmarks. This empirical analysis indicates that most operands exhibit strong locality, enabling several optimizations of transport mechanisms. This empirical study shows that an eight-entry local buffer with approximate information on operand lifetime is sufficient to suppress 81% of operand writes. In addition, chaining selected pairs of FUs based on producer-consumer information allows 50% of reads to be accessed through the shortest path. These results guide the design of two efficient operand transport mechanisms: a traffic-driven bypass network and a dynamic instruction clustering. The traffic-driven bypass network is designed using a novel, systematic design customization process for wide-issue architectures. It is driven by a technology model-based evaluation methodology, resulting in a low cost, high performance bypass network for multimedia applications. This technique places microarchitectural components exploiting the communication patterns, reorganizes bypass paths based on the traffic rate, and maps inter-instruction communication on the local paths. The reduction in transport latency combined with a faster clock cycle achieves an instruction throughput gain of 2.9x over the broadcast bypass network at 45nm. In addition, the throughput gain over a typical clustered architecture is 1.3x. Dynamic instruction clustering groups dependent instructions into clusters during instruction execution, performs operand transport pattern analysis, and maps the clustered instructions to a cluster execution unit. Two execution unit implementations are explored: network ALUs and a dynamically-scheduled SIMD PE array. In the network ALUs, intermediate values are propagated among ALUs without distribution through global bypass buses. The reduction in operand transport latency results in a 35% IPC speedup over a conventional ILP processor. The dynamically-scheduled SIMD PE array supports DLP processing of the innermost loops in image processing applications. Data-parallel operations combined with localized operand communication produce an IPC speedup of 2.59x over a 16-way, four-clustered microarchitecture.

As the complexity of SoC increases rapidly, embedded memory becomes one of the critical components in current SoC design. In this thesis, we develop a memory generator so that users can easily integrate proper embedded memory circuits into SoC chips. The generator is based on a low-power multi-voltage-source memory architecture that partitions the complete memory into two parts to avoid unnecessary operations. In addition, we also address the modification of the memory architectures in order to provide more efficient data accessing in multimedia applications such as DCT, JPEG-2000 and 3D graphics. The developed memory generator can produce all the necessary files required in the traditional cell-based design flow, including behavior model, Synopsys library, LEF file, Spice netlists and layouts, so that the designers can easily utilize the generated memory units in their ASIC designs.

Vortrag UNIX-Stammtisch 02/96

Vortrag UNIX-Stammtisch 02/99

University, Habil.--Regensburg, 2006.