1 |
Lazerio atšvaito sekimo sistema, panaudojant lauku programuojamą loginę matricą / Laser trace tracking system using FPGABiliūnas, Ellanas Rokas 22 August 2013 (has links)
Pirmajame skyriuje yra nagrinėjama LPLM(Lauku Programuojamos Loginės Matricos) (angl. FPGA) struktūra. Nagrinėjama vidinė LPLM struktūra t.y. trasavimas, loginiai elementai ir įėjimai/išėjimai. Toliau nagrinėjama „Altera“ firmos siūlomas programinis NIOS II procesorius, kuris gaunamas įkėlus NIOS II programos kodą į LPLM. „Altera“ NIOS II yra programinis bendros paskirties, 32 bitų RISC procesorius optimizuotas programuojama logika. / A first chapter deals with FPGA (field programmable gate arrays) structure. There are examined FPGA gates, input and output devices, an routing inside devices. Further an analysis of Altera's NIOS II soft processor, which is obtained by uploading the NIOS II code into the FPGA, is done. Altera's NIOS II is a general-purpose programmable, 32-bit RISC processor optimized for programmable logic.
|
2 |
Design and Research of a FPGA Based Universal Liquid Crystal Display Module Function Test SystemYao, Cheng-liang 12 August 2007 (has links)
The subject of this paper is to the research and develop Liquid Crystal Display Module(LCM) test system for LCM factories.We prpose an FPGA,built in an NiosII soft CPU,as the control core with peripheral circuits to form a flexible SOPC¡]System on Programmable Chip¡^. Using this digital circuit being synthetic with the hardware description language, one can further integrate analog and digital peripheral devices by software control to establish a universal of medium and small LCM tester, and can conduct display function verification on such system. This system has been proved effectively to perform functional test for multi type LCM, and meanwhile it further demonstrates the advantage in its flexibility for configuration change due to its SOPC design.
|
3 |
Desarrollo de Dispositivo de Control y Supervisión Administrable en Forma Remota por EthernetConcha Avello, Felipe Eduardo January 2008 (has links)
El presente trabajo de memoria tuvo el objetivo de realizar el desarrollo de una interfaz capaz
de realizar el control de un bus I2C mediante el acceso a este desde una red Ethernet. El estudio
de las posibles soluciones se centró en los principales requerimientos del sistema, los cuales
fueron, el costo de la solución y la escalabilidad de este sistema, siendo capaz de llegar con la
misma arquitectura a una velocidad de enlace de 1Gbps.
Dicho estudio se realizó para una empresa de radiodifusión llamada Continental Lensa, la
cual busca desarrollar una plataforma de conexión que logre ser incluida en sus equipos de
radiodifusión como producto de valor agregado, con la finalidad de que la empresa obtenga una
plataforma estándar para realizar el manejo de equipos remotamente a través de esta interfaz.
Para la realización de este desarrollo, se escogió entre toda una gama de soluciones posibles,
el uso de dispositivos semiconductores FPGA, en los cuales es posible producir la escalabilidad
necesaria ya que existen núcleos capaces de operar a 1Gbps.
El resultado de tal estudio, demostró que la mejor solución es aquella que consta de la
utilización de un procesador embebido implementado en la lógica del dispositivo FPGA, el cual
no produce costos extras por cada dispositivo nuevo realizado. En este dispositivo, además se
integró un sistema operativo Open Source basado en Linux llamado uClinux sobre el cual se
realizará cada uno de los programas.
El controlador del bus I2C necesario se realiza mediante un núcleo de libre distribución,
obtenido desde Internet, el cual es controlado desde el sistema operativo, con lo cual se muestra
que es posible añadir nuevos periféricos a este sistema sin aumentar los costos de la solución y
además se logra el control deseado.
En cuanto a la interfaz WEB, fué desarrollada mediante Applets, de modo de poder tener un
elemento, el cual pueda ser configurado gráficamente en la empresa y que pueda ser visto desde
cualquier computador, previa instalación de la maquina virtual de Java, en el PC que permita la
visualización de la aplicación.
Posteriormente se analizó las tasas de transferencias que se pueden alcanzar con el sistema
implementado y además se presenta una explicación acerca de todas las herramientas necesarias
para la realización de este sistema.
Como conclusión del desarrollo realizado, se obtuvo un sistema, capaz de producir una
reducción de costos, teniendo una gama de posibilidades para su extensión, modificando la lógica
implementada de acuerdo a las necesidades y requerimientos de la empresa, en la cual se trabajó.
|
Page generated in 0.0172 seconds