La mise à l’échelle des technologies CMOS s’accompagne d’une réduction des tensions d’alimentation qui dégrade fortement la fonctionnalité des circuits RF. L’effet de substrat, conventionnellement considéré comme un effet parasite du transistor MOS, est ici exploité pour proposer des topologies de circuits capables de supporter un fonctionnement sous faible tension d’alimentation. Cette thématique est l’objet principale de ma thèse que j’ai débuté en Septembre 2007, supportée par une bourse MENRT. La pré-polarisation a permis de réduire de 1.2 V à 0.5 V la tension d’alimentation d’une structure cascode en technologie CMOS 0.13 µm. Une méthodologie de conception sous contrainte de faible consommation en puissance a été ensuite validée par les mesures. Il a été également démontré que la linéarité de circuits RF peut être optimisée par l’application d’une tension appropriée sur le substrat du transistor principal MOS. Le démonstrateur, un LNA, utilise un DAC pour l’ajustement de cette tension. Il accède ainsi au concept des circuits à contrôle numérique ou « digitally enhanced ». / Abstract