Thesis (M.Eng.)(Mechanical)--University of Pretoria, 2005. / Title from opening screen (viewed 20 March, 2006). Summaries in English and Afrikaans. Includes bibliographical references.

In this thesis, and complex real world problem, a sequence dependent scheduling of different product orders on a number of lines is addressed. Changeover costs occur between product orders belonging to different product groups. The operational research cycle is employed exploring different optimization techniques as mathematical modelling and heuristic approaches. The identification, implementation and demonstration of the techniques are supported with numerical results from experiments. One combination of different solution techniques is put forward. Some suggestions are done for reducing cost and increasing productivity.

No description available.

This thesis looks at new methods of achieving reliable data communication in wireless communication systems using different antenna transmission optimization methods. In particular, the problems of exploitation of MIMO communication channel diversity, secure downlink beamforming techniques, adaptive beamforming techniques, resource allocation methods, simultaneous power and information transfer and energy harvesting within the context of multi-antenna wireless systems are addressed.

Biophysical simulation can be an excellent complement to experimental techniques, but there are unresolved practical constraints to simulation. While computers have continued to improve, the scale of systems we wish to study has continued to increase. This has driven the use of approximate energy functions (force fields), compensating for relatively short simulations via careful structure preparation and accelerated sampling techniques. To address structure preparation, we developed the many-body dead end elimination (MB-DEE) optimizer. We first proved the MB-DEE algorithm on a set of PCNA crystal structures, and accelerated it on GPUs to optimize 472 homology models of proteins implicated in inherited deafness. Advanced physics has been clearly demonstrated to help optimize structures, and with GPU acceleration, this becomes a possibility for large numbers of structures. We also show the novel “simultaneous bookending” algorithm, which is a new approach to indirect free energy (IFE) methods. These first perform simulations under a cheaper “reference” potential, then correct the thermodynamics to a more sophisticated “target” potential, combining the speed of the reference potential with the accuracy of the target potential. Simultaneous bookending is shown as a valid IFE approach, and methods to realize speedups vs. the direct path are discussed. Finally, we are developing the Monte Carlo Orthogonal Space Random Walk (MC-OSRW) algorithm for high-performance alchemical free energy simulations, bypassing some of the difficulty in OSRW methods. This work helps prevent inaccuracies caused by simpler electrostatic models by making advanced polarizable force fields more accessible for routine simulation.

A crescente demanda por alto desempenho computacional e massivo processamento de dados tem impulsionado o desenvolvimento de sistemas-on-chip. Um dos alvos de implementação para sistemas digitais complexos são os dispositivos FPGA (Field-programmable Gate Array), muito utilizados para prototipação de sistemas e rápido desenvolvimento de produtos eletrônicos complexos. Certos aspectos ineficientes relacionados aos dispositivos FPGA estão relacionadas com degradação no desempenho e na potência consumida em relação ao projeto de hardware customizado. Neste contexto, esta dissertação de mestrado propõe um estudo sobre técnicas de otimização em FPGAs. Este trabalho apresenta uma revisão da literatura sobre os métodos de redução de potência e área aplicados ao projeto de FPGA. Técnicas para aumento de desempenho e aceleração do tempo de desenvolvimento de projetos são apresentadas com base em referencias clássicas e do estado-da-arte. O principal foco deste trabalho é discutir sobre as técnicas de alto nível e apresentar os resultados obtidos nesta área, comparando com os projetos HDL (Hardware Description Language) codificados a mão. Neste trabalho, é apresentado uma metodologia para o desenvolvimento rápido projetos digitais utilizando ambientes HLS (High-Level Synthesis. Estes métodos incluem eficiente particionamento de código de alto nível, para a correta exploração de diretivas de síntese em ferramentas HLS. Porém, o fluxo HLS não guiado apresentou pobres resultados de síntese quando comparado com modelos HDL codificado a mão. Para preencher essa lacuna, foi desenvolvido um método iterativo para exploração de espaço de projeto com o objetivo de melhorar os resultados de área. Nosso método é descrito em uma linguagem de script de alto nível e é compatível com o VivadoTM HLS Compiler. O método proposto é capaz de detectar pontos chave para otimização, inserção automatica de diretivas síntese e verificação dos resultados com objetivo de reduzir o consumo de área. Os resultados experimentais utlizando o método de DSE (Design Space Exploration) provaram ser mais eficazes que o fluxo HLS não guiado, em ao menos 50% para um processador VLIW e em 43% para um filtro FIR (Finite Impulse Response de 12a ordem. Os resultados em área, em termos de flip-flops, foram até 4X menores em comparação com o fluxo HLS não guiado, enquanto redução no desempenho ficou em cerca de 38%, no caso do processador VLIW. No exemplo do filtro FIR, a redução no número flip-flops chegou a 3X, sem relevante aumento no número de LUTs e redução no desempenho. / The increasing demand for high computational performance and massive data processing has driven the development of systems-on-chip. One implementation target for complex digital systems are FPGA (Field-programmable Gate Array) devices, heavily used for prototyping systems or complex and fast time-to-market electronic products development. Certain inefficient aspects of FPGA devices relate to performance and power degradation with respect to custom hardware design. In this context, this master thesis proposes a survey on FPGA optimization techniques. This work presents a literature review on methods of power and area reduction applied to FPGA designs. Techniques for performance increasing and design speedup enhancing will be presented based on classic and state-of-the-art academic works. The main focus of this work is to discuss high-level design techniques and to present the results obtained in synthesis examples we developed, comparing with hand-coded HDL (Hardware Description Language) designs. In this work we present our methodology for fast digital design development using High-Level Synthesis (HLS) environments. Our methods include efficient high-level code partitioning for proper synthesis directives exploration in HLS tools. However, a non-guided HLS flow showed poor synthesis results when compared to hand-coded HDL designs. To fill this gap, we developed an iterative design space exploration method aiming at improving the area results. Our method is described in a high-level script language and it is compatible with the Xilinx VivadoTM HLS compiler. Our method is capable of detecting optimization checkpoints, automatic synthesis directives insertion, and check the results aiming at reducing area consumption. Our Design Space Exploration (DSE) experimental results proved to be more efficient than non-guided HLS design flow by at least 50% for a VLIW (Very Long Instruction Word) processor and 62% for a 12th-order FIR (Finite Impulse Response) filter implementation. Our area results in terms of flip-flops were up to 4X lower compared to a non-guided HLS flow, while the performance overhead was around 38%, for the VLIW processor compilation. In the FIR filter example, the flip-flops reduction were up to 3X, with no relevant LUTs and performance overhead.

A crescente demanda por alto desempenho computacional e massivo processamento de dados tem impulsionado o desenvolvimento de sistemas-on-chip. Um dos alvos de implementação para sistemas digitais complexos são os dispositivos FPGA (Field-programmable Gate Array), muito utilizados para prototipação de sistemas e rápido desenvolvimento de produtos eletrônicos complexos. Certos aspectos ineficientes relacionados aos dispositivos FPGA estão relacionadas com degradação no desempenho e na potência consumida em relação ao projeto de hardware customizado. Neste contexto, esta dissertação de mestrado propõe um estudo sobre técnicas de otimização em FPGAs. Este trabalho apresenta uma revisão da literatura sobre os métodos de redução de potência e área aplicados ao projeto de FPGA. Técnicas para aumento de desempenho e aceleração do tempo de desenvolvimento de projetos são apresentadas com base em referencias clássicas e do estado-da-arte. O principal foco deste trabalho é discutir sobre as técnicas de alto nível e apresentar os resultados obtidos nesta área, comparando com os projetos HDL (Hardware Description Language) codificados a mão. Neste trabalho, é apresentado uma metodologia para o desenvolvimento rápido projetos digitais utilizando ambientes HLS (High-Level Synthesis. Estes métodos incluem eficiente particionamento de código de alto nível, para a correta exploração de diretivas de síntese em ferramentas HLS. Porém, o fluxo HLS não guiado apresentou pobres resultados de síntese quando comparado com modelos HDL codificado a mão. Para preencher essa lacuna, foi desenvolvido um método iterativo para exploração de espaço de projeto com o objetivo de melhorar os resultados de área. Nosso método é descrito em uma linguagem de script de alto nível e é compatível com o VivadoTM HLS Compiler. O método proposto é capaz de detectar pontos chave para otimização, inserção automatica de diretivas síntese e verificação dos resultados com objetivo de reduzir o consumo de área. Os resultados experimentais utlizando o método de DSE (Design Space Exploration) provaram ser mais eficazes que o fluxo HLS não guiado, em ao menos 50% para um processador VLIW e em 43% para um filtro FIR (Finite Impulse Response de 12a ordem. Os resultados em área, em termos de flip-flops, foram até 4X menores em comparação com o fluxo HLS não guiado, enquanto redução no desempenho ficou em cerca de 38%, no caso do processador VLIW. No exemplo do filtro FIR, a redução no número flip-flops chegou a 3X, sem relevante aumento no número de LUTs e redução no desempenho. / The increasing demand for high computational performance and massive data processing has driven the development of systems-on-chip. One implementation target for complex digital systems are FPGA (Field-programmable Gate Array) devices, heavily used for prototyping systems or complex and fast time-to-market electronic products development. Certain inefficient aspects of FPGA devices relate to performance and power degradation with respect to custom hardware design. In this context, this master thesis proposes a survey on FPGA optimization techniques. This work presents a literature review on methods of power and area reduction applied to FPGA designs. Techniques for performance increasing and design speedup enhancing will be presented based on classic and state-of-the-art academic works. The main focus of this work is to discuss high-level design techniques and to present the results obtained in synthesis examples we developed, comparing with hand-coded HDL (Hardware Description Language) designs. In this work we present our methodology for fast digital design development using High-Level Synthesis (HLS) environments. Our methods include efficient high-level code partitioning for proper synthesis directives exploration in HLS tools. However, a non-guided HLS flow showed poor synthesis results when compared to hand-coded HDL designs. To fill this gap, we developed an iterative design space exploration method aiming at improving the area results. Our method is described in a high-level script language and it is compatible with the Xilinx VivadoTM HLS compiler. Our method is capable of detecting optimization checkpoints, automatic synthesis directives insertion, and check the results aiming at reducing area consumption. Our Design Space Exploration (DSE) experimental results proved to be more efficient than non-guided HLS design flow by at least 50% for a VLIW (Very Long Instruction Word) processor and 62% for a 12th-order FIR (Finite Impulse Response) filter implementation. Our area results in terms of flip-flops were up to 4X lower compared to a non-guided HLS flow, while the performance overhead was around 38%, for the VLIW processor compilation. In the FIR filter example, the flip-flops reduction were up to 3X, with no relevant LUTs and performance overhead.

A crescente demanda por alto desempenho computacional e massivo processamento de dados tem impulsionado o desenvolvimento de sistemas-on-chip. Um dos alvos de implementação para sistemas digitais complexos são os dispositivos FPGA (Field-programmable Gate Array), muito utilizados para prototipação de sistemas e rápido desenvolvimento de produtos eletrônicos complexos. Certos aspectos ineficientes relacionados aos dispositivos FPGA estão relacionadas com degradação no desempenho e na potência consumida em relação ao projeto de hardware customizado. Neste contexto, esta dissertação de mestrado propõe um estudo sobre técnicas de otimização em FPGAs. Este trabalho apresenta uma revisão da literatura sobre os métodos de redução de potência e área aplicados ao projeto de FPGA. Técnicas para aumento de desempenho e aceleração do tempo de desenvolvimento de projetos são apresentadas com base em referencias clássicas e do estado-da-arte. O principal foco deste trabalho é discutir sobre as técnicas de alto nível e apresentar os resultados obtidos nesta área, comparando com os projetos HDL (Hardware Description Language) codificados a mão. Neste trabalho, é apresentado uma metodologia para o desenvolvimento rápido projetos digitais utilizando ambientes HLS (High-Level Synthesis. Estes métodos incluem eficiente particionamento de código de alto nível, para a correta exploração de diretivas de síntese em ferramentas HLS. Porém, o fluxo HLS não guiado apresentou pobres resultados de síntese quando comparado com modelos HDL codificado a mão. Para preencher essa lacuna, foi desenvolvido um método iterativo para exploração de espaço de projeto com o objetivo de melhorar os resultados de área. Nosso método é descrito em uma linguagem de script de alto nível e é compatível com o VivadoTM HLS Compiler. O método proposto é capaz de detectar pontos chave para otimização, inserção automatica de diretivas síntese e verificação dos resultados com objetivo de reduzir o consumo de área. Os resultados experimentais utlizando o método de DSE (Design Space Exploration) provaram ser mais eficazes que o fluxo HLS não guiado, em ao menos 50% para um processador VLIW e em 43% para um filtro FIR (Finite Impulse Response de 12a ordem. Os resultados em área, em termos de flip-flops, foram até 4X menores em comparação com o fluxo HLS não guiado, enquanto redução no desempenho ficou em cerca de 38%, no caso do processador VLIW. No exemplo do filtro FIR, a redução no número flip-flops chegou a 3X, sem relevante aumento no número de LUTs e redução no desempenho. / The increasing demand for high computational performance and massive data processing has driven the development of systems-on-chip. One implementation target for complex digital systems are FPGA (Field-programmable Gate Array) devices, heavily used for prototyping systems or complex and fast time-to-market electronic products development. Certain inefficient aspects of FPGA devices relate to performance and power degradation with respect to custom hardware design. In this context, this master thesis proposes a survey on FPGA optimization techniques. This work presents a literature review on methods of power and area reduction applied to FPGA designs. Techniques for performance increasing and design speedup enhancing will be presented based on classic and state-of-the-art academic works. The main focus of this work is to discuss high-level design techniques and to present the results obtained in synthesis examples we developed, comparing with hand-coded HDL (Hardware Description Language) designs. In this work we present our methodology for fast digital design development using High-Level Synthesis (HLS) environments. Our methods include efficient high-level code partitioning for proper synthesis directives exploration in HLS tools. However, a non-guided HLS flow showed poor synthesis results when compared to hand-coded HDL designs. To fill this gap, we developed an iterative design space exploration method aiming at improving the area results. Our method is described in a high-level script language and it is compatible with the Xilinx VivadoTM HLS compiler. Our method is capable of detecting optimization checkpoints, automatic synthesis directives insertion, and check the results aiming at reducing area consumption. Our Design Space Exploration (DSE) experimental results proved to be more efficient than non-guided HLS design flow by at least 50% for a VLIW (Very Long Instruction Word) processor and 62% for a 12th-order FIR (Finite Impulse Response) filter implementation. Our area results in terms of flip-flops were up to 4X lower compared to a non-guided HLS flow, while the performance overhead was around 38%, for the VLIW processor compilation. In the FIR filter example, the flip-flops reduction were up to 3X, with no relevant LUTs and performance overhead.

No description available.

Orientadores: Rubens Maciel Filho, Aline Carvalho da Costa / Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Quimica / Made available in DSpace on 2018-08-08T00:17:08Z (GMT). No. of bitstreams: 1 CcopaRivera_ElmerAlberto_D.pdf: 3934194 bytes, checksum: 1c6032aefcc3c385ecff9996d19bfe11 (MD5) Previous issue date: 2006 / Resumo: Esta tese aborda aplicações de modelagem, metodologias sistemáticas e confiáveis de otimização, além de ferramentas computacionais. Estas áreas podem capturar características quantitativas essenciais dos bioprocessos e possuem grande impacto nas práticas modernas da melhoria de desempenho dos processos petroquímicos e mecânicos. É evidente que o mesmo deve ocorrer com os bioprocessos, uma área em que ainda poucos estudos e desenvolvimentos foram feitos. Porém, espera-se que os bioprocessos construídos em cima dos métodos que consideram a análise do problema, codificados como uma ferramenta matemática apropriada para o uso das ferramentas da engenharia de processos assistida por computador, convertam resultados numéricos em soluções de engenharia úteis para produzir, finalmente, uma melhor compreensão de tais sistemas. Diferentes tipos de metodologias, apropriadas para aplicações em computador, foram estudadas com esta finalidade. Os métodos propostos foram aplicados ao desenvolvimento e otimização da produção de bioetanol. A parte central desta tese consiste de artigos científicos (Capítulos 3 - 8). O Capítulo 3 concentra-se nas técnicas de otimização para estimar os parâmetros do modelo cinético do processo de fermentação alcoólica em batelada para a produção de etanol usando Saccharomyces cerevisiae. O Algoritmo Quasi-Newton (QN) e o Algoritmo Genético de código real (RGA) foram usados para resolver o problema de estimação e encontrar uma solução ótima. O Capítulo 4 fornece um modelo híbrido adaptativo que considera o efeito da temperatura na cinética da fermentação alcoólica, representada por redes neurais. O potencial de um RGA e de um algoritmo genético de código binário (BGA), para re-estimar os parâmetros da rede neural, foram avaliados. O desempenho destes algoritmos foi comparado com o algoritmo Quasi-Newton (QN). No Capítulo 5 foi avaliado um procedimento para o desenvolvimento de um modelo matemático robusto para um processo de fermentação alcoólica industrial. O modelo proposto é um modelo híbrido neural, que combina equações de balanço de massa e energia com redes do tipo Functional Link Network para descrever a cinética. Estas redes apresentaram uma boa capacidade de aproximação não-linear, embora a estimação dos seus pesos seja linear. O Capítulo 6 propõe uma nova metodologia para estimação de parâmetros cinéticos. A primeira etapa consiste na obtenção de valores iniciais para todos os parâmetros do modelo. Conseqüentemente, um RGA foi usado para a estimação simultânea dos parâmetros. Na terceira etapa, os parâmetros mais significativos foram identificados usando o planejamento Placket-Burman (PB). Finalmente, os parâmetros mais significativos foram otimizados usando o algoritmo QN, que converge para o ótimo muito mais rápido que o RGA. No Capítulo 7 a modelagem de processos biotecnológicos foi estudada com foco no desenvolvimento das metodologias que podem ser usadas sempre que uma reestimação dos parâmetros seja necessária. O desempenho de um modelo híbrido neural e de um modelo fenomenológico, ambos considerando o efeito da temperatura na cinética, foi avaliado não somente em termos de sua exatidão em descrever os dados experimentais, mas principalmente pelas dificuldades envolvidas na adaptação de seus parâmetros. No Capítulo 8, o modelo não-linear de um processo de fermentação alcoólica extrativa, representado por Redes Neurais Multilayer Perceptron foi otimizado, usando RGA e BGA, para encontrar condições ótimas de operação. A fim de verificar a validade do modelo neural, os resultados foram comparados à otimização de um modelo determinístico, onde os parâmetros cinéticos foram determinados experimentalmente como funções da temperatura. Adicionalmente, o Apêndice A apresenta informações suplementares a respeito da verificação do comportamento não-linear das variáveis do processo extrativo de fermentação alcoólica. Com a finalidade de comparar os resultados de otimização deste processo empregando algoritmos genéticos, o Apêndice B apresenta os resultados de otimização usando Programação Quadrática Sucessiva / Abstract: This thesis addresses the issues of modeling, systematic and reliable optimization methodologies, analysis and computational tools. These fields can capture essential quantitative features of the processes and have a great impact on the modern practices of petrochemical and mechanical process performance improvement. It is evident that the same should occur with bioprocesses, a field in which very little studies and developments has been made. However, it is expected that the bioprocesses built upon methods that consider the problem analysis, codified into a mathematical tool appropriate for the use of computer aided process engineering tools, will transform numerical results into useful engineering solution to finally produce a better understanding of the bioprocess. Different types of models, suitable for computer-aided applications, have been studied for this purpose. The proposed methods are applied to the development and optimization of bioethanol production. The main part of the thesis consists of journal papers (Chapters 3 - 8). Chapter 3 focuses on the optimization techniques to estimate the kinetic model parameters of batch fermentation process for ethanol production using Saccharomyces cerevisiae. The potential of Quasi-Newton (QN) and Real-Coded Genetic Algorithm (RGA) to solve the estimation problem is considered to find out the optimal solution. Chapter 4 provides an adaptive hybrid model that considers the effect of temperature on the kinetics of alcoholic fermentation, represented by neural networks. The potential of a RGA and a binary-coded genetic algorithm (BGA) to re-estimate the parameters of the neural network is evaluated. These algorithms were compared to the quasi-newton algorithm (QN) in terms of performance of the hybrid model. In the Chapter 5 a procedure for the development of a robust mathematical model for an industrial alcoholic fermentation process was evaluated. The proposed model is a hybrid neural model, which combines mass and energy balance equations with Functional Link Networks to describe the kinetics. These networks have been shown to have a good non linear approximation capability, although the estimation of its weights is linear. Chapter 6 proposes a new methodology to estimation of kinetic parameters. The first step is to obtain initial values for all parameters in the model and then a RGA is used to calculate the parameters in the model. The third step is to identify the most significant of the parameters using Plackett and Burman design (PB) and finally the most significant are optimized using a QN algorithm, which converges much more quickly than RGA to the optimal. In the Chapter 7 the modeling of biotechnological processes is studied with focus on developing methodologies that can be used always that a re-estimation of parameters is necessary. The performance of a hybrid neural model and a first-principles model, both considering the effect of temperature on the kinetics, are evaluated not only by their accuracy in describing experimental data, but mainly by the difficulties involved in the adaptation of their parameters. In the Chapter 8 the non-linear model of an extractive alcoholic fermentation process, represented by neural networks, is optimized using RGA and BGA to determine the optimal operational conditions. In order to check the validity of the computational modeling, the results were compared to the optimization of a deterministic model, whose parameters were experimentally determined as functions of the temperature. Furthermore, Appendix A provides additional information regarding the verification of the non-linear behavior of the variables of the extractive alcoholic fermentation process. With the purpose to compare the optimization performances of this process by genetic algorithms, Appendix B presents the results of optimization using successive quadratic programming / Doutorado / Desenvolvimento de Processos Químicos / Doutor em Engenharia Química