Test power, data volume, and test time have been long-standing problems for sequential scan based testing of system-on-chip (SoC) design. The modern SoCs fabricated at lower technology nodes are complex in nature, the transistor count is as large as billions of gate for some of the microprocessors. The design complexity is further projected to increase in the coming years in accordance with Moore's law. The larger gate count and integration of multiple functionalities are the causes for higher test power dissipation, test time and data volume. The dynamic power dissipation during scan testing, i.e. during scan shift, launch and response capture, are major concerns for reliable as well as cost effective testing. Excessive average power dissipation leads to a thermal problem which causes burn-out of the chip during testing. Peak power on other hand causes test failure due to power induced additional delay. The test failure has direct impact on yield. The test power problem in modern 3D stacked based IC is even a more serious issue. Estimating the worst case functional power dissipation is yet another great challenge. The worst case functional power estimation is necessary because it gives an upper bound on the functional power dissipation which can further be used to determine the safe power zone for the test. Several solutions in the past have been proposed to address these issues. In this thesis we have three major contributions: 1) Sequential scan chain reordering, and 2) JScan-an alternative Joint-scan DFT architecture to address primarily the test power issues along with test time and data volume, and 3) an integer linear programming methodology to address the power estimation problem. In order to reduce test power during shift, we have proposed a graph theoretic formulation for scan chain reordering and for optimum scan shift operation. For each formulation a set of algorithms is proposed. The experimental results on ISCAS-89 benchmark circuit show a reduction of around 25% and 15% in peak power and scan shift time respectively. In order to have a holistic DFT architecture which could solve test power, test time, and data volume problems, a new DFT architecture called Joint-scan (JScan) have been developed. In JScan we have integrated the serial and random access scan architectures in a systematic way by which the JScan could harness the respective advantages from each of the architectures. The serial scan architecture from test power, test time, and data volume problems. However, the serial scan is simple in terms of its functionality and is cost effective in terms of DFT circuitry. Whereas, the random ac-cess scan architecture is opposite to this; it is power efficient and it takes lesser time and data volume compared to serial scan. However, the random access scan occupies larger DFT area and introduces routing congestion. Therefore, we have proposed a methodology to realize the JScan architecture as an efficient alternative for standard serial and random access scan. Further, the JScan architecture is optimized and it resulted into a 2-Mode 2M-Jscan Joint-scan architecture. The proposed architectures are experimentally verified on larger benchmark circuits and compared with existing state of the art DFT architectures. The results show a reduction of 50% to 80% in test power and 30% to 50% in test time and data volume. The proposed architectures are also evaluated for routing area minimization and we obtained a saving of around 7% to 15% of chip area. Estimating the worst case functional power being a challenging problem, we have proposed a binary integer linear programming (BILP) based methodology. Two different formulations have been proposed considering the different delay models namely zero-delay and unit-delay. The proposed methodology generates a pair or input vectors which could toggle the circuit to dissipate worst power. The BILP problems are solved using CPLEX solver for ISCAS-85 combinational benchmark circuits. For some of the circuits, the proposed methodology provided the worst possible power dissipation i.e. 80 to 100% toggling in nets.

Lastwechseltests stellen eine standardisierte und etablierte Methode zur Zuverlässigkeitsbewertung und Produktqualifizierung in der Leistungselektronik dar. Sie basieren auf der Applikation von wiederkehrenden Laststromimpulsen, welche im Leistungsbauelement in zyklischen Temperaturschwankungen umgesetzt werden. Die dabei induzierten thermo-mechanischen Spannungen, hervorgerufen durch die unterschiedlichen Werkstoffeigenschaften der im Verbundsystem beteiligten Fügepartner, führen letztendlich zu den typischen Versagensmechanismen in der Aufbau- und Verbindungstechnik. Herkömmliche Lastwechseltests bilden allerdings die komplexen Belastungssituationen unter Feldbedingungen, in welchen unterschiedliche Lastfaktoren simultan auftreten, nur ungenügend nach. Im Kontext der Einführung neuartiger Bauelement- und Package-Technologien, rauer werdenden Umgebungsbedingungen sowie steigenden Zuverlässigkeits- und funktionalen Sicherheitsanforderungen ergibt sich somit der Bedarf an verbesserten Methoden zur Zuverlässigkeitstestbewertung. Ein möglicher Ansatz besteht in der Kombination verschiedener Belastungsarten, mit dem Ziel, Testeffizienz sowie Testabdeckung zu erhöhen. Im Rahmen dieser Arbeit wurden daher unter Verwendung eines selbstentwickelten Lastwechselteststandes systematische Lastwechseltestuntersuchungen, sowohl in standardmäßiger Ausführung als auch mit überlagerten passiven Temperaturzyklen, an diskreten Leistungsbauelementen durchgeführt. Neben der Untersuchung unterschiedlicher Sperrschichttemperaturprofile erfolgte auch ein Vergleich unterschiedlicher Bauelementtypen. Auf Basis einer qualitativen und quantitativen Testauswertung wurden belastungsbasierte Lebensdauermodelle aufgestellt. Dabei zeigte sich, dass die den Standard-Lastwechseltests zugrunde-liegenden Lebensdauermodelle nicht die Testergebnisse der überlagerten Lastwechseltests vorhersagen konnten. Die Ursache dafür lag im temperaturabhängigen Werkstoffverhalten der Moldmasse begründet, welches Einfluss auf den dominierenden Fehlermodus Bonddrahtabheber hat. Daher wird die Verwendung von fall-sensitiven Lebensdauermodellen vorgeschlagen, da somit die veränderte Schädigungsphysik beim Überschreiten des Glasüberganges der Moldmasse berücksichtigt werden kann. Darüber hinaus wird in dieser Arbeit eine neue Methode zur optischen in-situ-Untersuchung von Leistungsbauelementen vorgestellt, welche zukünftig die Untersuchung von thermisch-transienten sowie thermo-mechanischen Vorgängen unter aktiver Belastung erlaubt.:Symbol- und Abkürzungsverzeichnis Danksagung Kurzfassung Abstract 1 Einleitung 1.1 Motivation 1.2 Fokus und Ziel der Arbeit 2 Grundlagen zur Leistungselektronik und zu ihrer Zuverlässigkeitsbewertung 2.1 Aufbau typischer Leistungselektronikkomponenten und Module 2.1.1 Leistungsklassen und klassische Aufbauvarianten 2.1.2 Leistungshalbleiter 2.1.3 Substrattechnologien für Leistungsmodule 2.1.4 Verbindungstechniken in Leistungselektronikmodulen 2.1.4.1 Chipflächen- und Baugruppenkontaktierung 2.1.4.2 Chipanschlusskontaktierung 2.1.4.3 Kühlkörperanbindung 2.1.5 Verkapslungskonzepte 2.1.6 Kühlkonzepte in der Leistungselektronik 2.2 Typische Fehlermodi und -mechanismen 2.3 Lebensdauerbewertung von Leistungselektronik0 2.3.1 Globale Ansätze zur Produktqualifizierung und Zuverlässigkeitsbewertung0 2.3.2 Lebensdauertests in der Leistungselektronik 2.3.2.1 Überblick und Einordnung von Lastwechseltests 2.3.2.2 Testkonzepte und -strategien 2.3.3 Lebensdauermodellierung 3 Neue methodische Ansätze und Prüfstandsentwicklung 3.1 Überlagerung von aktiven Lastwechseln mit passiven Temperaturzyklen 3.2 Entwicklung und Aufbau eines Lastwechselprüfstandes zur Untersuchung von überlagerten Belastungstests 3.2.1 Konzeption 3.2.2 Kühlkörper-Design 3.2.3 Steuer- und Auswertesoftware 3.2.4 Lastwechselteststand 3.2.5 Messprozedur 3.2.6 Validierung der Tvj-basierten Temperaturmessung 3.3 Optisches In-situ-Monitoring während Lastwechseltests 3.3.1 Testaufbau und Probenpräparation 3.3.2 IR-Messungen an angeschliffenem Prüfling 4 Prüfgegenstände, Testplanung und Testdurchführung 4.1 Auswahl und Übersicht der Prüflinge 4.2 Testkonzeption und Versuchsplanung 4.2.1 Lastwechseltests 4.2.2 Temperaturschocktests 4.3 Testaufbau und -durchführung 4.3.1 Lastwechseltests 4.3.2 Temperaturschocktests 5 Testergebnisse 5.1 Messdatenanalyse und Auswerteprozedur 5.2 Statistische Testauswertung 5.2.1 Übersicht über Testergebnisse 5.2.2 Weibull-Verteilungen 5.3 Fehleranalytik 5.3.1 Bonddrahtausfälle 5.3.2 Lotdegradation 5.4 Optische In-situ-Analyse während aktiver Belastung 5.4.1 Methodik 5.4.2 Verschiebungsfelder in Abhängigkeit von ∆Tvj und Tvj,m 5.4.3 Einfluss der Einschaltzeit ton auf Verschiebungsfelder 5.4.4 Ableitung der Dehnungsfelder und Ergebnisdiskussion 6 Lebensdauermodellierung 6.1 Belastungsbasierte Lebensdauermodelle 6.1.1 Lebensdauerdiagramme und -einflussfaktoren 6.1.2 Multiple lineare Regression 6.1.3 Berücksichtigung der effektiven Temperatur T(v)j,eff 6.1.4 Vergleich der Lebensdauermodelle mit überlagerten Testergebnissen 6.1.5 Zusammenfassung 146 6.1.6 Einordnung der ermittelten Lebensdauermodelle 6.2 FE-Analyse zur Validierung der Ergebnisse aus der Lebensdauermodellierung 7 Zusammenfassung und Ausblick Literaturverzeichnis Abbildungsverzeichnis Tabellenverzeichnis / Active power cycling tests represent a standardized and well-established method for reliability evaluation and product qualification in power electronics. They are based on the application of recurring load current pulses, which are converted into cyclic temperature swings in the power component. The thereby induced thermo-mechanical stress, caused by the different material properties of the joining partners involved in the composite system, ultimately leads to the typical failure modes and mechanisms in the devices. However, these conventional tests do not sufficiently stimulate the complex load schemes in field operations in which different load factors occur simultaneously. In the context of the introduction of novel device and package technologies, increasingly harsh environmental operation conditions as well as increasing reliability and functional safety requirements, there is a need for improved reliability test methods. One possible approach is the combination of different load factors in order to increase test efficiency and test coverage. Within the scope of this thesis, systematic reliability investigations, including standard power cycling tests as well as power cycling tests superimposed with passive thermal cycles, were therefore carried out on discrete power components using a self-developed test rig. In addition to the investigation of different junction temperature profiles, a comparison of different component types was performed. On the basis of a qualitative and quantitative test evaluation, load-based lifetime models were derived. It was found that the lifetime models determined on the basis of the standard power cycling tests could not predict the test results of the superimposed power cycling tests. The reason for this was the influence of the temperature-dependent material behaviour of the moulding com-pound, which has an influence on the failure mode wire-bond lift-off. Based on these findings, the use of case-sensitive lifetime models is suggested that are able to take the changed damage physics into account. In addition, a new method for the optical in-situ investigation of moulded power devices is presented, which allows the investigation of thermal-transient as well as thermo-mechanical processes in the package under active loading conditions.:Symbol- und Abkürzungsverzeichnis Danksagung Kurzfassung Abstract 1 Einleitung 1.1 Motivation 1.2 Fokus und Ziel der Arbeit 2 Grundlagen zur Leistungselektronik und zu ihrer Zuverlässigkeitsbewertung 2.1 Aufbau typischer Leistungselektronikkomponenten und Module 2.1.1 Leistungsklassen und klassische Aufbauvarianten 2.1.2 Leistungshalbleiter 2.1.3 Substrattechnologien für Leistungsmodule 2.1.4 Verbindungstechniken in Leistungselektronikmodulen 2.1.4.1 Chipflächen- und Baugruppenkontaktierung 2.1.4.2 Chipanschlusskontaktierung 2.1.4.3 Kühlkörperanbindung 2.1.5 Verkapslungskonzepte 2.1.6 Kühlkonzepte in der Leistungselektronik 2.2 Typische Fehlermodi und -mechanismen 2.3 Lebensdauerbewertung von Leistungselektronik0 2.3.1 Globale Ansätze zur Produktqualifizierung und Zuverlässigkeitsbewertung0 2.3.2 Lebensdauertests in der Leistungselektronik 2.3.2.1 Überblick und Einordnung von Lastwechseltests 2.3.2.2 Testkonzepte und -strategien 2.3.3 Lebensdauermodellierung 3 Neue methodische Ansätze und Prüfstandsentwicklung 3.1 Überlagerung von aktiven Lastwechseln mit passiven Temperaturzyklen 3.2 Entwicklung und Aufbau eines Lastwechselprüfstandes zur Untersuchung von überlagerten Belastungstests 3.2.1 Konzeption 3.2.2 Kühlkörper-Design 3.2.3 Steuer- und Auswertesoftware 3.2.4 Lastwechselteststand 3.2.5 Messprozedur 3.2.6 Validierung der Tvj-basierten Temperaturmessung 3.3 Optisches In-situ-Monitoring während Lastwechseltests 3.3.1 Testaufbau und Probenpräparation 3.3.2 IR-Messungen an angeschliffenem Prüfling 4 Prüfgegenstände, Testplanung und Testdurchführung 4.1 Auswahl und Übersicht der Prüflinge 4.2 Testkonzeption und Versuchsplanung 4.2.1 Lastwechseltests 4.2.2 Temperaturschocktests 4.3 Testaufbau und -durchführung 4.3.1 Lastwechseltests 4.3.2 Temperaturschocktests 5 Testergebnisse 5.1 Messdatenanalyse und Auswerteprozedur 5.2 Statistische Testauswertung 5.2.1 Übersicht über Testergebnisse 5.2.2 Weibull-Verteilungen 5.3 Fehleranalytik 5.3.1 Bonddrahtausfälle 5.3.2 Lotdegradation 5.4 Optische In-situ-Analyse während aktiver Belastung 5.4.1 Methodik 5.4.2 Verschiebungsfelder in Abhängigkeit von ∆Tvj und Tvj,m 5.4.3 Einfluss der Einschaltzeit ton auf Verschiebungsfelder 5.4.4 Ableitung der Dehnungsfelder und Ergebnisdiskussion 6 Lebensdauermodellierung 6.1 Belastungsbasierte Lebensdauermodelle 6.1.1 Lebensdauerdiagramme und -einflussfaktoren 6.1.2 Multiple lineare Regression 6.1.3 Berücksichtigung der effektiven Temperatur T(v)j,eff 6.1.4 Vergleich der Lebensdauermodelle mit überlagerten Testergebnissen 6.1.5 Zusammenfassung 146 6.1.6 Einordnung der ermittelten Lebensdauermodelle 6.2 FE-Analyse zur Validierung der Ergebnisse aus der Lebensdauermodellierung 7 Zusammenfassung und Ausblick Literaturverzeichnis Abbildungsverzeichnis Tabellenverzeichnis